半导体模块
    1.
    发明授权

    公开(公告)号:CN106256082B

    公开(公告)日:2018-10-23

    申请号:CN201580021323.1

    申请日:2015-03-26

    Abstract: 半导体模块具备三相的上支路(51、53、55)及下支路(52、54、56)、散热板(11、12)、主电路侧母线、输出端子侧母线、控制端子(14)、以及树脂模制部(18)。上述输出端子侧母线具有隔着绝缘层(130)对置配置而层叠的U相~W相布线层(133~135)、以及用于进行上述U相~W相布线层各自与负载之间的电连接的U~W端子(13c~13e)。上述U相~W相布线层的层叠数被设为偶数。

Patent Agency Ranking