公开(公告)号：CN102034876A

公开(公告)日：2011-04-27

申请号：CN201010503591.6

申请日：2010-09-30

Applicant: 株式会社电装

Inventor： 芦田洋一 ,  户仓规仁 ,  高桥茂树 ,  中山喜明 ,  白木聪 ,  千田厚慈

IPC: H01L29/861 ,  H01L29/06 ,  H01L21/329

CPC classification number: H01L27/1203 ,  H01L21/76264 ,  H01L21/84 ,  H01L29/0634 ,  H01L29/0657 ,  H01L29/0692 ,  H01L29/1608 ,  H01L29/404 ,  H01L29/405 ,  H01L29/407 ,  H01L29/408 ,  H01L29/66128 ,  H01L29/7394 ,  H01L29/7824 ,  H01L29/8611

Abstract: 一种半导体装置，包括：SOI衬底(1)；具有布置在SOI衬底(1)的活性层(3)中的第一和第二杂质层(5，6，71，77，81，88)的半导体元件(5，6，71，77，81，88)，其中第二杂质层(6，71，81)围绕第一杂质层(5，77，88)；和布置在活性层(3)中邻近SOI衬底(1)的嵌入绝缘薄膜(4)的部分中的多个第一和第二导电型区域(10，11)。第一和第二导电型区域(10，11)交替地布置。第一和第二导电型区域(10，11)具有对应于半导体元件(5，6，71，77，81，88)的布局。

公开(公告)号：CN101794708B

公开(公告)日：2012-05-30

申请号：CN201010002979.8

申请日：2010-01-15

Applicant: 株式会社电装

Inventor： 千田厚慈 ,  白木聪 ,  前田幸宏 ,  广濑伸一 ,  藤井哲夫 ,  中野敬志

IPC: H01L21/00 ,  H01L21/77 ,  H01L21/50 ,  H01L21/60 ,  H01L27/02 ,  H01L23/12 ,  H01L23/48 ,  H01L23/13 ,  H01L23/367

CPC classification number: H01L21/84 ,  H01L23/3107 ,  H01L23/4951 ,  H01L23/49551 ,  H01L24/27 ,  H01L24/48 ,  H01L24/73 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/73204 ,  H01L2224/73257 ,  H01L2224/73265 ,  H01L2224/83191 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01033 ,  H01L2924/01068 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 半导体器件的制造方法包括：准备由SOI基板(30)构成的晶片的工序；在主面表层部形成电路部(LV、HV)的工序；除去SOI基板的支撑基板(29)的工序；以与电路部相对的方式将绝缘构件(3)固定在半导体层(7a)的背面的工序；切割晶片从而使其分割成多个芯片的工序；以与低电位基准电路部(LV)的一部分相对的方式，将第1导电构件(4a、62、64、65)配置在绝缘构件上，以与高电位基准电路部(HV)的一部分相对的方式，将第2导电构件(4b、62、64、65)配置在绝缘构件上的工序；以及，将第1导电构件与低电位基准电路部的第1部分电连接，将第2导电构件与高电位基准电路部的第2部分电连接的工序。

公开(公告)号：CN115735264A

公开(公告)日：2023-03-03

申请号：CN202180045017.7

申请日：2021-06-23

Applicant: 株式会社电装

Inventor： 野间诚二 ,  志贺智英 ,  千田厚慈 ,  西胁刚 ,  古村雄太 ,  添野明高

IPC: H01L21/28

Abstract: 具备：半导体衬底(10)；以及金属膜(22)，形成在半导体衬底(10)上，具有与半导体衬底(10)进行肖特基接合的部分，由对铝添加了元素的铝合金构成。金属膜(22)是将配置在半导体衬底(10)侧的下层金属层(22a)与配置在下层金属层(22a)上的上层金属层(22b)层叠而构成的。并且，下层金属层(22a)的沿着下层金属层(22a)与上层金属层(22b)的层叠方向的厚度为2.6μm以下。

公开(公告)号：CN102034876B

公开(公告)日：2013-02-13

申请号：CN201010503591.6

申请日：2010-09-30

Applicant: 株式会社电装

Inventor： 芦田洋一 ,  户仓规仁 ,  高桥茂树 ,  中山喜明 ,  白木聪 ,  千田厚慈

IPC: H01L29/861 ,  H01L29/06 ,  H01L21/329

CPC classification number: H01L27/1203 ,  H01L21/76264 ,  H01L21/84 ,  H01L29/0634 ,  H01L29/0657 ,  H01L29/0692 ,  H01L29/1608 ,  H01L29/404 ,  H01L29/405 ,  H01L29/407 ,  H01L29/408 ,  H01L29/66128 ,  H01L29/7394 ,  H01L29/7824 ,  H01L29/8611

Abstract: 一种半导体装置，包括：SOI衬底(1)；具有布置在SOI衬底(1)的活性层(3)中的第一和第二杂质层(5，6，71，77，81，88)的半导体元件(5，6，71，77，81，88)，其中第二杂质层(6，71，81)围绕第一杂质层(5，77，88)；和布置在活性层(3)中邻近SOI衬底(1)的嵌入绝缘薄膜(4)的部分中的多个第一和第二导电型区域(10，11)。第一和第二导电型区域(10，11)交替地布置。第一和第二导电型区域(10，11)具有对应于半导体元件(5，6，71，77，81，88)的布局。

公开(公告)号：CN101794708A

公开(公告)日：2010-08-04

申请号：CN201010002979.8

申请日：2010-01-15

Applicant: 株式会社电装

Inventor： 千田厚慈 ,  白木聪 ,  前田幸宏 ,  广濑伸一 ,  藤井哲夫 ,  中野敬志

IPC: H01L21/00 ,  H01L21/77 ,  H01L21/50 ,  H01L21/60 ,  H01L27/02 ,  H01L23/12 ,  H01L23/48 ,  H01L23/13 ,  H01L23/367

CPC classification number: H01L21/84 ,  H01L23/3107 ,  H01L23/4951 ,  H01L23/49551 ,  H01L24/27 ,  H01L24/48 ,  H01L24/73 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/73204 ,  H01L2224/73257 ,  H01L2224/73265 ,  H01L2224/83191 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01033 ,  H01L2924/01068 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 半导体器件的制造方法包括：准备由SOI基板(30)构成的晶片的工序；在主面表层部形成电路部(LV、HV)的工序；除去SOI基板的支撑基板(29)的工序；以与电路部相对的方式将绝缘构件(3)固定在半导体层(7a)的背面的工序；切割晶片从而使其分割成多个芯片的工序；以与低电位基准电路部(LV)的一部分相对的方式，将第1导电构件(4a、62、64、65)配置在绝缘构件上，以与高电位基准电路部(HV)的一部分相对的方式，将第2导电构件(4b、62、64、65)配置在绝缘构件上的工序；以及，将第1导电构件与低电位基准电路部的第1部分电连接，将第2导电构件与高电位基准电路部的第2部分电连接的工序。