公开(公告)号：CN106797213B

公开(公告)日：2021-02-02

申请号：CN201580054805.7

申请日：2015-10-01

Applicant: 株式会社半导体能源研究所

Inventor： 上杉航 ,  田村辉 ,  矶部敦生

IPC: H03K3/3562 ,  H01L21/28 ,  H01L21/8234 ,  H01L27/088 ,  H01L29/786

Abstract: 在逻辑电路中设置的保持电路能够进行电源门控。保持电路包括第一端子、节点、电容器以及第一晶体管至第三晶体管。第一晶体管控制第一端子与逻辑电路的输入端子之间的电连接。第二晶体管控制逻辑电路的输出端子与节点之间的电连接。第三晶体管控制节点与逻辑电路的输入端子之间的电连接。第一晶体管的栅极与第二晶体管的栅极电连接。在数据保持期间中，节点处于电浮动状态。节点的电压被电容器保持。

公开(公告)号：CN106796918A

公开(公告)日：2017-05-31

申请号：CN201580055011.2

申请日：2015-09-29

Applicant: 株式会社半导体能源研究所

Inventor： 大贯达也 ,  加藤清 ,  上杉航 ,  石津贵彦

IPC: H01L21/8242 ,  G11C11/4097 ,  H01L21/8234 ,  H01L27/088 ,  H01L27/108 ,  H01L29/786

CPC classification number: G11C11/4091 ,  G11C5/025 ,  G11C7/02 ,  G11C11/4094 ,  G11C11/4097 ,  G11C2213/71 ,  H01L27/10808

Abstract: 本发明提供一种低功耗的半导体装置或者面积小的半导体装置。该半导体装置包括：包括第一存储单元及第二存储单元的单元阵列；以及包括第一读出放大器及第二读出放大器的读出放大器电路，其中，单元阵列设置在读出放大器电路上，第一读出放大器通过第一布线BL与第一存储单元电连接，第二读出放大器通过第二布线BL与第二存储单元电连接，第一读出放大器及第二读出放大器与布线GBL电连接，并且，读出放大器电路选择第一布线BL的电位和第二布线BL的电位中的一个并将其输出到布线GBL。

公开(公告)号：CN106797213A

公开(公告)日：2017-05-31

申请号：CN201580054805.7

申请日：2015-10-01

Applicant: 株式会社半导体能源研究所

Inventor： 上杉航 ,  田村辉 ,  矶部敦生

IPC: H03K3/3562 ,  H01L21/28 ,  H01L21/8234 ,  H01L27/088 ,  H01L29/786

Abstract: 在逻辑电路中设置的保持电路能够进行电源门控。保持电路包括第一端子、节点、电容器以及第一晶体管至第三晶体管。第一晶体管控制第一端子与逻辑电路的输入端子之间的电连接。第二晶体管控制逻辑电路的输出端子与节点之间的电连接。第三晶体管控制节点与逻辑电路的输入端子之间的电连接。第一晶体管的栅极与第二晶体管的栅极电连接。在数据保持期间中，节点处于电浮动状态。节点的电压被电容器保持。

公开(公告)号：CN112671388B

公开(公告)日：2024-07-05

申请号：CN202011559586.7

申请日：2015-10-01

Applicant: 株式会社半导体能源研究所

Inventor： 上杉航 ,  田村辉 ,  矶部敦生

IPC: H03K19/00 ,  G11C7/04 ,  H01L27/12 ,  H01L29/04 ,  H01L29/78 ,  H01L29/786 ,  H10N97/00 ,  H03K19/0185

Abstract: 本发明涉及逻辑电路、处理单元、电子构件以及电子设备。在逻辑电路中设置的保持电路能够进行电源门控。保持电路包括第一端子、节点、电容器以及第一晶体管至第三晶体管。第一晶体管控制第一端子与逻辑电路的输入端子之间的电连接。第二晶体管控制逻辑电路的输出端子与节点之间的电连接。第三晶体管控制节点与逻辑电路的输入端子之间的电连接。第一晶体管的栅极与第二晶体管的栅极电连接。在数据保持期间中，节点处于电浮动状态。节点的电压被电容器保持。

公开(公告)号：CN112671388A

公开(公告)日：2021-04-16

申请号：CN202011559586.7

申请日：2015-10-01

Applicant: 株式会社半导体能源研究所

Inventor： 上杉航 ,  田村辉 ,  矶部敦生

IPC: H03K19/00 ,  G11C7/04 ,  H01L27/12 ,  H01L29/04 ,  H01L29/78 ,  H01L29/786 ,  H01L49/02 ,  H03K19/0185

Abstract: 本发明涉及逻辑电路、处理单元、电子构件以及电子设备。在逻辑电路中设置的保持电路能够进行电源门控。保持电路包括第一端子、节点、电容器以及第一晶体管至第三晶体管。第一晶体管控制第一端子与逻辑电路的输入端子之间的电连接。第二晶体管控制逻辑电路的输出端子与节点之间的电连接。第三晶体管控制节点与逻辑电路的输入端子之间的电连接。第一晶体管的栅极与第二晶体管的栅极电连接。在数据保持期间中，节点处于电浮动状态。节点的电压被电容器保持。