设计图形校正方法、掩模制造方法及半导体器件制造方法

    公开(公告)号:CN1630032B

    公开(公告)日:2010-05-12

    申请号:CN200410101357.5

    申请日:2004-12-17

    CPC classification number: G06F17/5081

    Abstract: 一种设计图形的校正方法,它是考虑了在半导体集成电路各层之间加工余量的校正设计图形的方法,此方法包括下述步骤:基于第一层设计图形计算对应于第一层加工图形形状的第一图形形状;基于第二层设计图形计算对应于第二层加工图形形状的第二图形形状;通过对上述第一图形形状与第二图形形状进行布尔运算处理,计算第三图形形状;判定根据上述第三图形形状求得的评价值是否满足预定值;在判定上述评价值不满足预定值时,校正上述第一与第二设计图形两者中至少一方。

    掩模图形制成方法及半导体装置的制造方法

    公开(公告)号:CN1212642C

    公开(公告)日:2005-07-27

    申请号:CN02144071.9

    申请日:2002-09-29

    CPC classification number: G03F1/36

    Abstract: 一种由设计图形生成掩模图形的掩模图形制成方法,包括:直到前述设计图形的设计结束为止,制成修正库,该修正库记录有由前述设计图形的掩模蚀刻坐标组、和用于修正前述边缘坐标组的修正值组组成的对;获得设计结束后的设计图形的第一个边缘坐标组;将对应于与第一个边缘坐标组一致的边缘坐标组的修正值组记录到前述修正库中,或从该修正库中调出;在无记录的情况下,通过根据预先确定的修正参数进行的模拟,计算出第一边缘坐标组的修正值组;将由第一边缘坐标组和修正值组构成的对追加记录到前述修正库中;在有记录的情况下,从前述修正库中读取对应的修正值组;和根据计算出的修正值组、或读出的修正值组中的任何一个,对设计图形进行修正,生成掩模图形。

    掩模图形制成方法及半导体装置的制造方法

    公开(公告)号:CN1411034A

    公开(公告)日:2003-04-16

    申请号:CN02144071.9

    申请日:2002-09-29

    CPC classification number: G03F1/36

    Abstract: 一种由设计图形生成掩模图形的掩模图形制成方法,包括:直到前述设计图形的设计结束为止,制成修正库,该修正库记录有由前述设计图形的掩模蚀刻坐标组、和用于修正前述边缘坐标组的修正值组组成的对;获得设计结束后的设计图形的第一个边缘坐标组;将对应于与第一个边缘坐标组一致的边缘坐标组的修正值组记录到前述修正库中,或从该修正库中调出;在无记录的情况下,通过根据预先确定的修正参数进行的模拟,计算出第一边缘坐标组的修正值组;将由第一边缘坐标组和修正值组构成的对追加记录到前述修正库中;在有记录的情况下,从前述修正库中读取对应的修正值组;和根据计算出的修正值组、或读出的修正值组中的任何一个,对设计图形进行修正,生成掩模图形。

    设计图形校正方法、掩模制造方法及半导体器件制造方法

    公开(公告)号:CN1630032A

    公开(公告)日:2005-06-22

    申请号:CN200410101357.5

    申请日:2004-12-17

    CPC classification number: G06F17/5081

    Abstract: 一种设计图形的校正方法,它是考虑了在半导体集成电路各层之间加工余量的校正设计图形的方法,此方法包括下述步骤:基于第一层设计图形计算对应于第一层加工图形形状的第一图形形状;基于第二层设计图形计算对应于第二层加工图形形状的第二图形形状;通过对上述第一图形形状与第二图形形状进行布尔运算处理,计算第三图形形状;判定根据上述第三图形形状求得的评价值是否满足预定值;在判定上述评价值不满足预定值时,校正上述第一与第二设计图形两者中至少一方。

Patent Agency Ranking