-
公开(公告)号:CN104078455B
公开(公告)日:2017-08-15
申请号:CN201410072526.0
申请日:2014-02-28
Applicant: 本田技研工业株式会社
IPC: H01L25/07 , H01L23/488 , H01L23/49
CPC classification number: H01L24/13 , H01L24/29 , H01L24/32 , H01L24/37 , H01L24/40 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/75 , H01L24/77 , H01L24/83 , H01L24/84 , H01L2224/29101 , H01L2224/32225 , H01L2224/37013 , H01L2224/371 , H01L2224/4007 , H01L2224/40095 , H01L2224/40137 , H01L2224/40139 , H01L2224/48091 , H01L2224/49175 , H01L2224/73221 , H01L2224/73263 , H01L2224/73265 , H01L2224/75272 , H01L2224/77272 , H01L2224/83801 , H01L2224/83815 , H01L2224/84138 , H01L2224/84801 , H01L2224/84815 , H01L2224/849 , H01L2924/00014 , H01L2224/45099 , H01L2924/014
Abstract: 本发明提供一种在将母线和引线连接时能够吸收铅垂方向及水平方向的尺寸偏差而将母线和引线可靠地进行接合的电力转换装置。在构成电力转换装置(10)的壳体(12)上设有将第一母线(20)和多个半导体芯片(18a、18b)电连接的连接引线(24),在该连接引线(24)的一端部形成有相对于水平方向而向下方折弯规定角度的弯曲部(42),且该弯曲部(42)以面向所述第一母线(20)的铅垂壁(30)的方式设置。并且,铅垂形成的第一母线(20)的铅垂壁(30)和弯曲部(42)以成为锐角的接合角度(C)通过焊料(H)进行接合,并且所述铅垂壁(30)及弯曲部(42)与焊料H的接触端部(50)所成的浸润角(D)小于90°。
-
公开(公告)号:CN116805652A
公开(公告)日:2023-09-26
申请号:CN202310105330.6
申请日:2023-02-13
Applicant: 本田技研工业株式会社
IPC: H01L29/423 , H01L29/06 , H01L29/78
Abstract: 本发明提供一种半导体装置。半导体装置(10)具备:n+源极层(18)及源电极(12);n‑漂移层(16)及漏电极(11);以及具有将n+源极层(18)与n‑漂移层(16)分隔的沟道部(17b)的p基极层(17)。半导体装置(10)具备隔着栅极氧化膜(15)与n+源极层(18)、沟道部(17b)及n‑漂移层(16)分别相邻的栅极n‑层(19)及栅极p层(20)。栅极n‑层(19)与栅极p层(20)沿着n+源极层(18)、沟道部(17b)及n‑漂移层(16)顺次排列的方向相邻。半导体装置(10)具备与栅极p层(20)接合的第一栅电极(13)和与栅极n‑层(19)接合的第二栅电极(14)。
-
公开(公告)号:CN104576569B
公开(公告)日:2019-03-12
申请号:CN201410550808.7
申请日:2014-10-16
Applicant: 本田技研工业株式会社 , 富士电机株式会社
IPC: H01L23/367
Abstract: 提供了一种半导体装置,其包括冷却器,在该冷却器中通过改进冷却剂的导入口、排出口的连接部等的形状能够减小连接部等中的压力损失。半导体装置(1)的冷却器(20)包括:设置在壳体(22)的彼此相对的侧壁(22b1、22b2)上成对角的位置处的导入口(27)和排出口(28);连接到导入口(27)且形成在壳体(22)中的导入路径(24);连接到排出口(28)且形成在壳体(22)中的排出路径(25);以及在导入路径(24)和排出路径(25)之间的冷却流路(26)。导入口(27)的开口的高度大于导入路径(24)的高度,在导入口(27)和导入路径(24)之间的连接部(271)包括从连接部(271)的底面朝向导入路径(24)的长度方向倾斜的倾斜面(271b)。
-
公开(公告)号:CN115148805A
公开(公告)日:2022-10-04
申请号:CN202210113729.4
申请日:2022-01-30
Applicant: 本田技研工业株式会社
IPC: H01L29/739 , H01L29/78 , H01L29/06
Abstract: 本发明提供一种BiMOS半导体装置,是具有沟槽栅极结构的n沟道型BiMOS半导体装置,并且,依次形成n+漏极层、交替地接合n‑漂移层及p柱层的并列pn层、以及由p基极层及n+源极层构成的复合层,在形成在前述p柱层上的前述p基极层与前述n+源极层之间的一部分,形成高电阻层,在前述p柱层与前述p基极层之间,形成高电阻层,前述p柱层的杂质浓度低于前述n‑漂移层。
-
公开(公告)号:CN104576569A
公开(公告)日:2015-04-29
申请号:CN201410550808.7
申请日:2014-10-16
Applicant: 本田技研工业株式会社 , 富士电机株式会社
IPC: H01L23/367
CPC classification number: H01L23/473 , H01L23/3672 , H01L23/3675 , H01L2924/0002 , H01L2924/00
Abstract: 提供了一种半导体装置,其包括冷却器,在该冷却器中通过改进冷却剂的导入口、排出口的连接部等的形状能够减小连接部等中的压力损失。半导体装置(1)的冷却器(20)包括:设置在壳体(22)的彼此相对的侧壁(22b1、22b2)上成对角的位置处的导入口(27)和排出口(28);连接到导入口(27)且形成在壳体(22)中的导入路径(24);连接到排出口(28)且形成在壳体(22)中的排出路径(25);以及在导入路径(24)和排出路径(25)之间的冷却流路(26)。导入口(27)的开口的高度大于导入路径(24)的高度,在导入口(27)和导入路径(24)之间的连接部(271)包括从连接部(271)的底面朝向导入路径(24)的长度方向倾斜的倾斜面(271b)。
-
公开(公告)号:CN104078455A
公开(公告)日:2014-10-01
申请号:CN201410072526.0
申请日:2014-02-28
Applicant: 本田技研工业株式会社
IPC: H01L25/07 , H01L23/488 , H01L23/49
CPC classification number: H01L24/13 , H01L24/29 , H01L24/32 , H01L24/37 , H01L24/40 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/75 , H01L24/77 , H01L24/83 , H01L24/84 , H01L2224/29101 , H01L2224/32225 , H01L2224/37013 , H01L2224/371 , H01L2224/4007 , H01L2224/40095 , H01L2224/40137 , H01L2224/40139 , H01L2224/48091 , H01L2224/49175 , H01L2224/73221 , H01L2224/73263 , H01L2224/73265 , H01L2224/75272 , H01L2224/77272 , H01L2224/83801 , H01L2224/83815 , H01L2224/84138 , H01L2224/84801 , H01L2224/84815 , H01L2224/849 , H01L2924/00014 , H01L2224/45099 , H01L2924/014
Abstract: 本发明提供一种在将母线和引线连接时能够吸收铅垂方向及水平方向的尺寸偏差而将母线和引线可靠地进行接合的电力转换装置。在构成电力转换装置(10)的壳体(12)上设有将第一母线(20)和多个半导体芯片(18a、18b)电连接的连接引线(24),在该连接引线(24)的一端部形成有相对于水平方向而向下方折弯规定角度的弯曲部(42),且该弯曲部(42)以面向所述第一母线(20)的铅垂壁(30)的方式设置。并且,铅垂形成的第一母线(20)的铅垂壁(30)和弯曲部(42)以成为锐角的接合角度(C)通过焊料(H)进行接合,并且所述铅垂壁(30)及弯曲部(42)与焊料H的接触端部(50)所成的浸润角(D)小于90°。
-
公开(公告)号:CN116805650A
公开(公告)日:2023-09-26
申请号:CN202310105507.2
申请日:2023-02-13
Applicant: 本田技研工业株式会社
Abstract: 本发明提供一种半导体装置。半导体装置(10)具备:n+源极层(19)及源电极(12);n+漏极层(16)、n‑漂移层(17)及漏电极(11);以及具有将n+源极层(19)与n‑漂移层(17)分隔的沟道部(18b)的p基极层(18)。p基极层(18)的沟道部(18b)具备多个低浓度部(20)。各低浓度部(20)的杂质浓度设定得比沟道部(18b)中的其他的部位(例如,低浓度部(20)以外的部位等)的杂质浓度相对小。
-
公开(公告)号:CN116805649A
公开(公告)日:2023-09-26
申请号:CN202310043719.2
申请日:2023-01-29
Applicant: 本田技研工业株式会社
Abstract: 本发明提供一种半导体装置。半导体装置(10)具备:n+源极层(20)及源电极(12);n+漏极层(16)、n‑漂移层(17)及漏电极(11);以及p基极层(19)及基电极(13)。p基极层(19)具有将n+源极层(20)与n‑漂移层(17)分隔的沟道部(19c)。半导体装置(10)具备第二接点部(19b),该第二接点部(19b)与基电极(13)相邻,并且杂质浓度比p基极层(19)的其他的部位的杂质浓度相对大。
-
公开(公告)号:CN116805648A
公开(公告)日:2023-09-26
申请号:CN202310043673.4
申请日:2023-01-29
Applicant: 本田技研工业株式会社
Abstract: 本发明提供一种半导体装置。半导体装置(10)具备:n+源极层(20)及源电极(12);n+漏极层(17)及漏电极(11);与n+漏极层(17)相邻,并且杂质浓度比n+漏极层(17)的杂质浓度相对小的n‑漂移层(18);以及p基极层(19)及基电极(13)。p基极层(19)具有将n+源极层(20)与n‑漂移层(18)分隔的沟道部(19b)。半导体装置(10)具备:在将n+漏极层(17)与p基极层(19)分隔的n‑漂移层(18)的n+漏极层(17)侧与n‑漂移层(18)相邻的p注入层(21);与p注入层(21)接合的注入电极(16);以及与注入电极(16)连接的电流源。
-
公开(公告)号:CN115148804A
公开(公告)日:2022-10-04
申请号:CN202210113723.7
申请日:2022-01-30
Applicant: 本田技研工业株式会社
IPC: H01L29/739 , H01L29/78 , H01L29/06
Abstract: 本发明提供一种具有沟槽栅极结构的n沟道型BiMOS半导体装置,依次形成n+漏极层、交替地接合n‑漂移层及p柱层的并列pn层、以及由p基极层及n+源极层构成的复合层。
-
-
-
-
-
-
-
-
-