-
公开(公告)号：CN116349006A9
公开(公告)日：2023-07-25
申请号：CN202180072875.0
申请日：2021-12-08
Applicant: 富士电机株式会社
IPC: H01L21/8234
Abstract: 本发明提供一种半导体装置，具备晶体管部，所述半导体装置具备：第一导电型的漂移区，其设置于半导体基板；多个沟槽部，其从半导体基板的正面延伸至漂移区；第一导电型的发射区，其设置为在半导体基板的正面，从多个沟槽部中的沟槽部延伸至相邻的沟槽部，并且掺杂浓度高于漂移区的掺杂浓度；以及第二导电型的沟槽底部，其设置于沟槽部的下端，晶体管部在俯视时具有不设置沟槽底部的电子通过区。
-
公开(公告)号：CN115443542A
公开(公告)日：2022-12-06
申请号：CN202180030559.7
申请日：2021-06-09
Applicant: 富士电机株式会社
IPC: H01L29/78 , H01L21/322 , H01L21/329 , H01L21/265 , H01L29/06 , H01L29/739 , H01L21/336 , H01L29/861 , H01L29/868
Abstract: 本发明提供一种半导体装置的制造方法，其具备如下注入工序：从半导体基板的注入面向第一注入位置注入第一导电型的第一掺杂剂，在注入第一掺杂剂后，从半导体基板的注入面向距注入面的距离比第一注入位置距注入面的距离更大的第二注入位置注入第一导电型的第二掺杂剂。第一注入位置和第二注入位置可以配置在缓冲区。
-
公开(公告)号：CN111886682A
公开(公告)日：2020-11-03
申请号：CN201980021045.8
申请日：2019-10-11
Applicant: 富士电机株式会社
IPC: H01L21/336 , H01L29/12 , H01L29/739 , H01L29/78
Abstract: 提供一种半导体装置，在深度方向上，氢浓度分布具有第一氢浓度峰和第二氢浓度峰，施主浓度分布具有第一施主浓度峰和第二施主浓度峰，第一氢浓度峰和第一施主浓度峰配置于第一深度，第二氢浓度峰和第二施主浓度峰配置于第二深度，该第二深度以下表面为基准时比第一深度深，各浓度峰具有浓度值随着从下表面朝向上表面而增大的上行斜坡，用第二氢浓度峰的上行斜坡的斜率将第二施主浓度峰的上行斜坡的斜率归一化而得的值小于用第一氢浓度峰的上行斜坡的斜率将第一施主浓度峰的上行斜坡的斜率归一化而得的值。
-
公开(公告)号：CN107251205A
公开(公告)日：2017-10-13
申请号：CN201680012544.7
申请日：2016-06-10
IPC: H01L21/336 , H01L21/322 , H01L21/329 , H01L21/8234 , H01L27/04 , H01L27/06 , H01L27/088 , H01L29/739 , H01L29/78 , H01L29/861 , H01L29/868
Abstract: 本发明提供半导体装置和半导体装置的制造方法，在成为n－型漂移层(1)的n－型半导体基板的正面形成FS结构的RC‑IGBT的正面元件结构。接着，在n－型半导体基板的背面形成p+型集电区(10)、n+型阴极区(11)和n+型FS层(12)。n+型FS层(12)使用硒而形成。接着，从n－型半导体基板的背面照射轻离子，并且在n－型漂移层(1)的内部形成第一低寿命区域(31)。接着，从n－型半导体基板的背面照射轻离子，并且在n+型FS层(12)的内部形成第二低寿命区域(32)。接着，利用退火处理，降低n+型FS层(12)内部的结晶缺陷的缺陷密度。由此，能够抑制漏电流的增加、降低电损耗，并且提高合格率。
-
公开(公告)号：CN116888741A
公开(公告)日：2023-10-13
申请号：CN202280016726.7
申请日：2022-08-25
Applicant: 富士电机株式会社
IPC: H01L29/78
Abstract: 本发明提供一种绝缘栅双极型晶体管，该绝缘栅双极型晶体管具备：基区，其设置于发射区与漂移区之间；蓄积区，其设置于基区与漂移区之间，并且掺杂浓度比漂移区的掺杂浓度高；栅极沟槽部，其从半导体基板的上表面设置到比蓄积区更靠下方的位置为止；以及下端区域，其与栅极沟槽部的下端接触而设置，蓄积区具有掺杂浓度在深度方向上呈现最大值的第一浓度峰，第一浓度峰与下端区域之间在深度方向上的距离比第一浓度峰与基区之间在所述深度方向上的距离小。
-
Patent Agency Ranking
公开(公告)号：CN116349006A
公开(公告)日：2023-06-27
申请号：CN202180072875.0
申请日：2021-12-08
Applicant: 富士电机株式会社
IPC: H01L21/8234
Abstract: 本发明提供一种半导体装置，具备晶体管部，所述半导体装置具备：第一导电型的漂移区，其设置于半导体基板；多个沟槽部，其从半导体基板的正面延伸至漂移区；第一导电型的发射区，其设置为在半导体基板的正面，从多个沟槽部中的沟槽部延伸至相邻的沟槽部，并且掺杂浓度高于漂移区的掺杂浓度；以及第二导电型的沟槽底部，其设置于沟槽部的下端，晶体管部在俯视时具有不设置沟槽底部的电子通过区。
-
公开(公告)号：CN116348995A
公开(公告)日：2023-06-27
申请号：CN202280007098.6
申请日：2022-05-18
Applicant: 富士电机株式会社
IPC: H01L21/336
Abstract: 本发明提供一种半导体装置(100)，其具备：第一导电型的发射区(12)，其与栅极沟槽部(40)接触；第二导电型的接触区(15)，其在栅极沟槽部的长度方向上与发射区交替地配置；第一沟槽接触部(54‑1)，其设置到接触区的内部；第二沟槽接触部(54‑2)，其设置到发射区的内部；第二导电型的第一插塞部(201)，其被设置为与第一沟槽接触部的下端接触，且浓度比基区的浓度高；以及第二导电型的第二插塞部(202)，其被设置为与第二沟槽接触部的下端接触，并设置到比第一插塞部更靠下表面侧的位置，且浓度比基区的浓度高。
-
公开(公告)号：CN114503280A
公开(公告)日：2022-05-13
申请号：CN202180005621.7
申请日：2021-03-08
Applicant: 富士电机株式会社
IPC: H01L29/739 , H01L29/417 , H01L21/331
Abstract: 提供一种半导体装置，其具备：第一导电型的漂移区，其设置于半导体基板；第二导电型的基区，其设置于漂移区的上方；第一导电型的发射区，其设置于基区的上方；多个沟槽部，其在半导体基板的正面侧沿预先确定的排列方向排列；沟槽接触部，其在多个沟槽部中的相邻的两个沟槽部之间，设置于半导体基板的正面侧；以及第二导电型的接触层，其设置于沟槽接触部的下方，且掺杂浓度比基区的掺杂浓度高，沟槽接触部的下端比发射区的下端深，在沟槽接触部的侧壁，发射区与接触层接触。
-
公开(公告)号：CN111668301A
公开(公告)日：2020-09-15
申请号：CN202010079019.5
申请日：2020-02-03
Applicant: 富士电机株式会社
IPC: H01L29/739 , H01L29/423 , H01L21/331
Abstract: 本公开提供一种能够抑制工时的增加、且能够与栅极沟槽相独立地筛查虚设沟槽的栅极绝缘膜不良的绝缘栅极型半导体装置及其制造方法。绝缘栅极型半导体装置的制造方法包括以下工序：挖出虚设沟槽(41～45)，并且挖出具有呈U字状地包围虚设沟槽(41～45)的平面图案的栅极沟槽(40)；隔着栅极绝缘膜在虚设沟槽(41～45)和栅极沟槽(40)形成虚设电极和栅极电极；形成经由U字状的开口部来与虚设电极连接的试验用凸部以及试验用布线；以及对试验用布线与电荷输送区的下表面之间施加电压来检查虚设沟槽(41～45)内的栅极绝缘膜的绝缘特性。
-
公开(公告)号：CN106663692B
公开(公告)日：2020-03-06
申请号：CN201680002154.1
申请日：2016-02-03
Applicant: 富士电机株式会社
IPC: H01L29/739 , H01L21/28 , H01L21/336 , H01L27/04 , H01L29/78 , H01L29/861 , H01L29/868
Abstract: 实现IGBT或进行与IGBT类似的动作的半导体装置的闩锁耐量的提高以及低导通电压化。半导体装置(1A)具备：第一导电型的漂移层(3)；在漂移层(3)上被彼此相邻的沟槽(4)夹着的台面区(5)；栅极电极(8)，其隔着栅极绝缘膜(6)设置于各沟槽(4)的内部；第二导电型的基极区(9)，其设置于台面区(5)；第一导电型的发射极区(11)，其在基极区(9)的表层部沿着沟槽(4)的长边方向周期性地配置有多个；以及第二导电型的接触区(12)，其以夹着各发射极区(11)的方式沿着长边方向与发射极区交替地配置，形成为比发射极区(11)深，且蔓延到发射极区(11)的正下方并相互分离。
-
-
-
-
-
-
-
-
-
Search Results
38
records
(took 0.023 seconds)
