公开(公告)号：CN114902425A

公开(公告)日：2022-08-12

申请号：CN202180007451.6

申请日：2021-07-13

Applicant: 富士电机株式会社

Inventor： 石川隆正 ,  八尾典明

IPC: H01L29/78 ,  H01L21/8234 ,  H01L27/06 ,  H01L29/06 ,  H01L29/739 ,  H01L21/336 ,  H01L29/861 ,  H01L29/868

Abstract: 本发明提供一种半导体装置，半导体基板的缓冲区具有：多个氢化学浓度峰，其配置在半导体基板的深度方向上的不同位置；多个掺杂浓度峰，其配置在与多个氢化学浓度峰对应的位置；以及高浓度区，其设置在最深氢化学浓度峰与漂移区之间，高浓度区的深度方向上的掺杂浓度分布具有斜坡，该斜坡与漂移区接触，并且掺杂浓度朝向漂移区逐渐地减小，斜坡包括向上凸起的部分，在以直线的方式对斜坡的斜率进行拟合而得的拟合浓度直线上，在将最深掺杂浓度峰的深度位置处的浓度设为最浅参考浓度的情况下，最浅掺杂浓度峰的掺杂浓度为最浅参考浓度的5％以上且50％以下。

公开(公告)号：CN111668301A

公开(公告)日：2020-09-15

申请号：CN202010079019.5

申请日：2020-02-03

Applicant: 富士电机株式会社

Inventor： 石川隆正 ,  八尾典明 ,  野口晴司

IPC: H01L29/739 ,  H01L29/423 ,  H01L21/331

Abstract: 本公开提供一种能够抑制工时的增加、且能够与栅极沟槽相独立地筛查虚设沟槽的栅极绝缘膜不良的绝缘栅极型半导体装置及其制造方法。绝缘栅极型半导体装置的制造方法包括以下工序：挖出虚设沟槽(41～45)，并且挖出具有呈U字状地包围虚设沟槽(41～45)的平面图案的栅极沟槽(40)；隔着栅极绝缘膜在虚设沟槽(41～45)和栅极沟槽(40)形成虚设电极和栅极电极；形成经由U字状的开口部来与虚设电极连接的试验用凸部以及试验用布线；以及对试验用布线与电荷输送区的下表面之间施加电压来检查虚设沟槽(41～45)内的栅极绝缘膜的绝缘特性。

公开(公告)号：CN111613667B

公开(公告)日：2025-03-04

申请号：CN202010000510.4

申请日：2020-01-02

Applicant: 富士电机株式会社

Inventor： 石川隆正 ,  野口晴司

IPC: H10D12/00 ,  H10D12/01 ,  H10D30/63 ,  H10D30/01 ,  H10D64/68 ,  H10D64/27 ,  H01L23/544

Abstract: 本发明提供一种绝缘栅极型半导体装置及其制造方法，能够抑制工时的增加、且能够与栅极沟槽的栅极绝缘膜相独立地进行虚设沟槽的栅极绝缘膜不良的筛查。包括以下工序：掘出栅极沟槽(51)和虚设沟槽(42)；隔着栅极绝缘膜(6)在虚设沟槽(42)中埋入虚设电极(72)，并且隔着栅极绝缘膜(6)在栅极沟槽(51)中埋入栅极电极(71)；以将虚设电极(72)上露出、且将栅极电极(71)覆盖的方式选择性地形成检查用绝缘膜(11)；在虚设电极(72)和检查用绝缘膜(11)上沉积检查用导电膜(20)；以及在检查用导电膜(20)与电荷输送区(1)之间施加电压，由此选择性地检查虚设沟槽(51)内的栅极绝缘膜(6)的绝缘特性。

公开(公告)号：CN111668301B

公开(公告)日：2025-02-21

申请号：CN202010079019.5

申请日：2020-02-03

Applicant: 富士电机株式会社

Inventor： 石川隆正 ,  八尾典明 ,  野口晴司

IPC: H10D12/00 ,  H10D64/27 ,  H10D12/01

Abstract: 本公开提供一种能够抑制工时的增加、且能够与栅极沟槽相独立地筛查虚设沟槽的栅极绝缘膜不良的绝缘栅极型半导体装置及其制造方法。绝缘栅极型半导体装置的制造方法包括以下工序：挖出虚设沟槽(41～45)，并且挖出具有呈U字状地包围虚设沟槽(41～45)的平面图案的栅极沟槽(40)；隔着栅极绝缘膜在虚设沟槽(41～45)和栅极沟槽(40)形成虚设电极和栅极电极；形成经由U字状的开口部来与虚设电极连接的试验用凸部以及试验用布线；以及对试验用布线与电荷输送区的下表面之间施加电压来检查虚设沟槽(41～45)内的栅极绝缘膜的绝缘特性。

公开(公告)号：CN111613667A

公开(公告)日：2020-09-01

申请号：CN202010000510.4

申请日：2020-01-02

Applicant: 富士电机株式会社

Inventor： 石川隆正 ,  野口晴司

IPC: H01L29/739 ,  H01L29/78 ,  H01L21/336 ,  H01L21/331 ,  H01L29/51 ,  H01L29/423 ,  H01L23/544

Abstract: 本发明提供一种绝缘栅极型半导体装置及其制造方法，能够抑制工时的增加、且能够与栅极沟槽的栅极绝缘膜相独立地进行虚设沟槽的栅极绝缘膜不良的筛查。包括以下工序：掘出栅极沟槽(51)和虚设沟槽(42)；隔着栅极绝缘膜(6)在虚设沟槽(42)中埋入虚设电极(72)，并且隔着栅极绝缘膜(6)在栅极沟槽(51)中埋入栅极电极(71)；以将虚设电极(72)上露出、且将栅极电极(71)覆盖的方式选择性地形成检查用绝缘膜(11)；在虚设电极(72)和检查用绝缘膜(11)上沉积检查用导电膜(20)；以及在检查用导电膜(20)与电荷输送区(1)之间施加电压，由此选择性地检查虚设沟槽(51)内的栅极绝缘膜(6)的绝缘特性。

公开(公告)号：CN302535151S

公开(公告)日：2013-08-14

申请号：CN201230548659.2

申请日：2012-11-09

Applicant: 富士电机株式会社

Designer： 石川隆正

Abstract: 1.外观设计产品的名称：太阳能电池。2.外观设计产品的用途：该太阳能电池用于发电。3.设计要点：该太阳能电池的整体形状。4.最能表现设计要点的图：设计1立体图。5.本申请包括两项外观设计，其中设计1是基本设计，设计2是相似设计。6.设计1、2左、右视图对称，设计1、2俯、仰视图对称，故省略设计1、2右、仰视图。