-
公开(公告)号：CN112805830A
公开(公告)日：2021-05-14
申请号：CN202080005453.7
申请日：2020-03-04
Applicant: 富士电机株式会社
Abstract: 在将SiC‑MOSFET与由Si半导体材料形成的IGBT并联连接而构成的半导体模块中，在不增加芯片数量和模块体积的情况下抑制由SiC‑MOSFET的体二极管通电造成的缺陷生长。将与SiC‑MOSFET(11)并联连接的IGBT用使IGBT(13)和续流二极管(14)单芯片化而得的RC‑IGBT(12)来构成。在这里，将续流二极管(14)的正向电压设为在与SiC‑MOSFET(11)的体二极管(11a)的使晶格缺陷生长的电流相对应的正向电压以下。由此，在半导体模块(10)中流经反向的电流时，因为该电流在续流二极管(14)中流通，所以能够抑制SiC‑MOSFET(11)的缺陷生长。
-
公开(公告)号：CN106357251A
公开(公告)日：2017-01-25
申请号：CN201610405515.9
申请日：2016-06-08
Applicant: 富士电机株式会社
Inventor： 佐藤忠彦
IPC: H03K17/567 , H03K17/687 , H03K17/081
CPC classification number: H03K17/567 , H01L27/0635 , H03K17/12 , H03K17/163 , H03K17/168 , H03K2217/0036 , H03K17/08104 , H03K17/687
Abstract: 提供一种半导体开关装置，该半导体开关装置实现并联设置的导通截止动作特性不同的多种半导体开关元件中的浪涌、损耗的减少。具备：开关电路部，其具备并联连接的、导通截止动作特性不同的多种半导体开关元件，使主电流接通或断开；驱动电路，其具备拉电流端子和灌电流端子，从所述拉电流端子和所述灌电流端子输出使各所述半导体开关元件一并导通或截止的驱动信号；以及阻抗元件，其插入安装于该驱动电路中的所述拉电流端子与所述灌电流端子之间，使将各所述半导体开关元件导通或截止的动作定时互不相同。
-
公开(公告)号：CN115602641A
公开(公告)日：2023-01-13
申请号：CN202210597954.X
申请日：2022-05-30
Applicant: 富士电机株式会社(JP)
IPC: H01L23/31 , H01L21/48 , H01L21/56 , H01L23/495
Abstract: 本发明涉及半导体模块及其制造方法。半导体模块具备：第1半导体芯片和第2半导体芯片，其分别包含第1主电极和第2主电极；第1连接端子和第2连接端子，其分别与第1主电极和第2电极电连接；以及绝缘性的绝缘片。第1连接端子具有：第1导体部，其包含第1周缘；以及第1端子部，其在俯视时自第1周缘伸出，第2连接端子具有第2导体部，该第2导体部包含第2周缘。第1导体部的一部分与第2导体部的一部分在俯视时重叠。绝缘片具有：绝缘部，其层叠于第1导体部与第2导体部之间；以及第1突出部，其在俯视时位于第1端子部的前端部与第2周缘之间，并相对于第1端子部的表面构成角度。
-
公开(公告)号：CN105027281B
公开(公告)日：2017-12-08
申请号：CN201480012091.9
申请日：2014-05-22
Applicant: 富士电机株式会社
Inventor： 佐藤忠彦
IPC: H02M7/5387 , H02M7/00
CPC classification number: H02H1/0046 , H01L23/49575 , H01L25/07 , H01L25/18 , H01L2224/45144 , H01L2224/48137 , H01L2224/48139 , H01L2224/48247 , H01L2224/49171 , H01L2924/13055 , H02H3/08 , H02H5/04 , H02H7/122 , H02M7/003 , H02M7/48 , H02M7/5387 , H01L2924/00
Abstract: 本发明的半导体模块的特征在于，包括：对多个功率用半导体元件分别进行导通、截止驱动的多个控制电路；及分别设置于各上述控制电路并输出动作状态信息的多个信号输出电路，各所述信号输出电路分别包括漏极开路结构的信号输出端，将上述各信号输出端分别连接到装载有所述功率用半导体元件及所述控制电路的内部引线框。
-
公开(公告)号：CN105027281A
公开(公告)日：2015-11-04
申请号：CN201480012091.9
申请日：2014-05-22
Applicant: 富士电机株式会社
Inventor： 佐藤忠彦
CPC classification number: H02H1/0046 , H01L23/49575 , H01L25/07 , H01L25/18 , H01L2224/45144 , H01L2224/48137 , H01L2224/48139 , H01L2224/48247 , H01L2224/49171 , H01L2924/13055 , H02H3/08 , H02H5/04 , H02H7/122 , H02M7/003 , H02M7/48 , H02M7/5387 , H01L2924/00
Abstract: 本发明的半导体模块的特征在于，包括：对多个功率用半导体元件分别进行导通、截止驱动的多个控制电路；及分别设置于各上述控制电路并输出动作状态信息的多个信号输出电路，各所述信号输出电路分别包括漏极开路结构的信号输出端，将上述各信号输出端分别连接到装载有所述功率用半导体元件及所述控制电路的内部引线框。
-
Patent Agency Ranking
公开(公告)号：CN103299526A
公开(公告)日：2013-09-11
申请号：CN201180065052.1
申请日：2011-08-24
Applicant: 富士电机株式会社
IPC: H02M3/28
CPC classification number: H02M1/32 , H02M3/33507 , H02M3/337 , H02M2001/0058 , Y02B70/1433 , Y02B70/1491
Abstract: 提供了一种高可靠谐振开关电源设备，其使得能防止其中开关处于接通状态的时段内谐振电流的反相。在由第二线圈(P2)形成的线圈电压检测器单元中检测变压器(T)的初级侧的第一线圈(P1)中产生的线圈电压，并且在由辅助电容器(Cs)和电阻器(Rs)形成的谐振电流检测器单元中检测流过形成谐振电路的串联电路的电流。在控制和驱动单元(14)中检测所检测的线圈电压的极性被反相的定时，并且提前确定谐振电流(该谐振电流的相位相对于线圈电压的相位被延迟)的极性将被反相的时间。如果在从谐振电流检测器单元的输出检测到谐振电流的极性将要反相的定时时有开关(Q1或Q2)处于接通状态，则控制和驱动单元(14)强制切断开关。
-
公开(公告)号：CN112805830B
公开(公告)日：2024-12-03
申请号：CN202080005453.7
申请日：2020-03-04
Applicant: 富士电机株式会社
Abstract: 在将SiC‑MOSFET与由Si半导体材料形成的IGBT并联连接而构成的半导体模块中，在不增加芯片数量和模块体积的情况下抑制由SiC‑MOSFET的体二极管通电造成的缺陷生长。将与SiC‑MOSFET(11)并联连接的IGBT用使IGBT(13)和续流二极管(14)单芯片化而得的RC‑IGBT(12)来构成。在这里，将续流二极管(14)的正向电压设为在与SiC‑MOSFET(11)的体二极管(11a)的使晶格缺陷生长的电流相对应的正向电压以下。由此，在半导体模块(10)中流经反向的电流时，因为该电流在续流二极管(14)中流通，所以能够抑制SiC‑MOSFET(11)的缺陷生长。
-
公开(公告)号：CN116913904A
公开(公告)日：2023-10-20
申请号：CN202310182072.1
申请日：2023-03-01
Applicant: 富士电机株式会社
Inventor： 佐藤忠彦
IPC: H01L25/065 , H01L23/367 , H01L23/373 , H01L23/14 , H01L23/04 , H02M7/00 , H02M7/537
Abstract: 本发明提供一种半导体模块，在抑制由半导体元件产生的热传递到主端子的同时抑制半导体模块的大型化。半导体模块具备：层叠基板，在层叠基板中，在绝缘板的上表面至少配置有电路板(22a)和电路板(22b)；半导体元件，其配置于电路板(22a)的上表面；主端子；以及金属布线板，其将半导体元件与主端子电连接，其中，金属布线板具有：接合部(43)，其与半导体元件的上表面电极接合；接合部(45)，其与电路板(22b)的上表面接合；连结部，其将接合部(43)与接合部(45)连结；以及上升部，其从接合部(45)的端部向上方上升，其中，上升部的上端与主端子电连接。
-
公开(公告)号：CN114079268A
公开(公告)日：2022-02-22
申请号：CN202110849582.0
申请日：2021-07-27
Applicant: 富士电机株式会社
Inventor： 佐藤忠彦
Abstract: 本发明提供开关装置及连接到开关装置的判定装置，该开关装置包括：各自的第1主端子连接到第1基准电位的第1开关元件和第2开关元件；第2主端子连接到第2基准电位的对向开关元件；第1开关元件的第2主端子和输出端子之间的布线电阻比第2开关元件的第2主端子和输出端子之间的布线电阻要小、第1开关元件的第2主端子和对向开关元件的第1主端子之间的布线电阻比第2开关元件的第2主端子和对向开关元件的第1主端子之间的布线电阻要大的输出布线部；检测根据流过第1开关元件的电流而变化的第1检测值的第1检测部；以及检测根据流过第2开关元件的电流而变化的第2检测值的第2检测部。
-
公开(公告)号：CN117153797A
公开(公告)日：2023-12-01
申请号：CN202310262257.3
申请日：2023-03-17
Applicant: 富士电机株式会社
Inventor： 佐藤忠彦
Abstract: 提供一种端子构造、端子构造的制造方法以及半导体装置。该端子构造能够以简单的结构低成本地组装螺母。一种能够保持螺母(30)的端子构造，其具有：一对板部(41、42)，其在螺母的厚度方向(Z)上隔开间隔地设置，能够从厚度方向的两侧夹着螺母；连接板部(43)，其沿螺母的厚度方向延伸，将一对板部各自的一端部进行连接；末端部(44)，其从一对板部中的第一板部(42)的另一端部突出并与连接板部相向地配置；以及保持部(43a、45a)，其设置于连接板部和末端部中的至少一方，对螺母的旋转以及螺母的向与厚度方向交叉的方向的移动进行限制，其中，一对板部、连接板部、末端部以及保持部由1个板状体构成。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.021 seconds)
