-
公开(公告)号：CN116130474A
公开(公告)日：2023-05-16
申请号：CN202211212396.7
申请日：2022-09-29
Applicant: 富士电机株式会社
Inventor： 佐藤宪一郎
IPC: H01L25/16 , H01L23/498 , H01L23/538
Abstract: 本公开涉及一种半导体装置。半导体装置具备：第一连接端子及第二连接端子；驱动电路，其包括一个以上的功率半导体元件；控制电路，其控制所述一个以上的功率半导体元件；布线基板；无源元件，其设置于所述布线基板；以及第一汇流条及第二汇流条。所述第一汇流条包括：第一主体部，其构成将所述第一连接端子与所述驱动电路电连接的路径；以及第一突起部，其相对于所述第一主体部向所述布线基板突出。所述第二汇流条包括：第二主体部，其构成将所述第二连接端子与所述驱动电路电连接的路径；以及第二突起部，其相对于所述第二主体部向所述布线基板突出。所述无源元件与所述第一突起部及所述第二突起部电连接。
-
公开(公告)号：CN112805830A
公开(公告)日：2021-05-14
申请号：CN202080005453.7
申请日：2020-03-04
Applicant: 富士电机株式会社
Abstract: 在将SiC‑MOSFET与由Si半导体材料形成的IGBT并联连接而构成的半导体模块中，在不增加芯片数量和模块体积的情况下抑制由SiC‑MOSFET的体二极管通电造成的缺陷生长。将与SiC‑MOSFET(11)并联连接的IGBT用使IGBT(13)和续流二极管(14)单芯片化而得的RC‑IGBT(12)来构成。在这里，将续流二极管(14)的正向电压设为在与SiC‑MOSFET(11)的体二极管(11a)的使晶格缺陷生长的电流相对应的正向电压以下。由此，在半导体模块(10)中流经反向的电流时，因为该电流在续流二极管(14)中流通，所以能够抑制SiC‑MOSFET(11)的缺陷生长。
-
公开(公告)号：CN110323273A
公开(公告)日：2019-10-11
申请号：CN201910060925.8
申请日：2019-01-23
Applicant: 富士电机株式会社
Inventor： 佐藤宪一郎
IPC: H01L29/739 , H01L23/34
Abstract: 本发明提供一种能够适当地检测温度的半导体装置、半导体封装、半导体模块及半导体电路装置。所述半导体装置具备设置有晶体管部和二极管部的半导体基板，所述半导体装置具备：温度检测部，其设置于半导体基板的上表面的上方，且在预先确定的长边方向具有长边；上表面电极，其设置于半导体基板的上表面的上方；以及一个以上的外部布线，其包括与上表面电极连接的连接部分，将上表面电极与半导体装置的外部电路电连接，温度检测部以在长边方向上遍及一个以上的晶体管部以及一个以上的二极管部的方式配置，在俯视时，至少一个外部布线的连接部分配置于温度检测部的周围。
-
公开(公告)号：CN104067388B
公开(公告)日：2017-02-15
申请号：CN201380005467.9
申请日：2013-03-15
Applicant: 富士电机株式会社
Inventor： 佐藤宪一郎
CPC classification number: H01L25/072 , H01L23/10 , H01L23/293 , H01L23/3107 , H01L23/3142 , H01L23/367 , H01L23/3672 , H01L23/3675 , H01L23/3677 , H01L23/3735 , H01L23/4006 , H01L23/562 , H01L2224/32225 , H01L2924/1305 , H01L2924/13055 , H01L2924/00
Abstract: 本发明提供一种能够基于良好的散热性能降低热阻抗，抑制多个半导体芯片间的热干涉，具有高可靠性的低成本的带散热鳍片的功率半导体模块。本发明的带散热鳍片的半导体模块(11)和厚度比该顶板部(11)厚的外周部(15)，顶板部(11)的一侧面上搭载有绝缘基板(8)，该绝缘基板(8)的上侧具有通过焊锡接合搭载了多个半导体芯片(IGBT芯片(3)、FWD芯片(4))的金属箔(5)，该绝缘基板(8)的下侧具有通过焊锡(6)与顶板部(11)的表面进行接合的金属箔(5)，金属底座(1)一侧具有将绝缘基板(8)和半导体芯片和将该半导体芯片之间进行连接所需的金属布线进行树脂封装的结构，与绝缘基板(8)相对的金属底座(1)的另一侧具有散热鳍片(10)。(100)的金属底座(1)具有厚度较薄的顶板部
-
公开(公告)号：CN110323273B
公开(公告)日：2025-02-25
申请号：CN201910060925.8
申请日：2019-01-23
Applicant: 富士电机株式会社
Inventor： 佐藤宪一郎
Abstract: 本发明提供一种能够适当地检测温度的半导体装置、半导体封装、半导体模块及半导体电路装置。所述半导体装置具备设置有晶体管部和二极管部的半导体基板，所述半导体装置具备：温度检测部，其设置于半导体基板的上表面的上方，且在预先确定的长边方向具有长边；上表面电极，其设置于半导体基板的上表面的上方；以及一个以上的外部布线，其包括与上表面电极连接的连接部分，将上表面电极与半导体装置的外部电路电连接，温度检测部以在长边方向上遍及一个以上的晶体管部以及一个以上的二极管部的方式配置，在俯视时，至少一个外部布线的连接部分配置于温度检测部的周围。
-
Patent Agency Ranking
公开(公告)号：CN112640129B
公开(公告)日：2024-12-13
申请号：CN202080004709.2
申请日：2020-01-31
Applicant: 富士电机株式会社
IPC: H01L29/78 , H01L21/336 , H01L21/66 , H01L21/8234 , H01L27/06 , H01L29/739
Abstract: 在半导体装置中确保能够配置晶体管等元件的面积。提供一种半导体装置，该半导体装置具备：半导体基板、具有在俯视半导体基板时有间隔地配置的至少两个部分电极的发射电极、以及配置为被两个部分电极夹着的有源侧栅极布线和有源侧虚设布线，半导体基板具有：与有源侧栅极布线连接并且在俯视时的第一方向上具有长边的栅极沟槽部、以及与有源侧虚设布线连接并且在第一方向上具有长边的虚设沟槽部，有源侧栅极布线和有源侧虚设布线中的一个在第一方向上全部被有源侧栅极布线和有源侧虚设布线中的另一个覆盖。
-
公开(公告)号：CN113783159A
公开(公告)日：2021-12-10
申请号：CN202110429021.5
申请日：2021-04-21
Applicant: 富士电机株式会社
Inventor： 佐藤宪一郎
Abstract: 本发明提供半导体装置，不增加输出端子而能区别输出警报信号和警告信号。控制电路(30a)有控制电压降低检测电路(32)、过电流检测电路(33)和芯片温度检测电路(34)作为警报检测电路，检测到警报时，警报信号生成电路(35)对每个警报因素生成脉冲宽度不同的单次警报信号ALM，经或电路(50)和MOSFET(36a)从警报信号输出端子(43a)输出。控制电路(30a)还有温度警告检测电路(39)作为警告检测电路，该温度警告检测电路(39)检测到功率半导体元件(20)的芯片温度上升时，脉冲生成电路(49)生成警告信号WNG，经或电路(50)和MOSFET(36a)从警报信号输出端子(43a)输出。
-
公开(公告)号：CN105609440B
公开(公告)日：2021-04-13
申请号：CN201510649189.1
申请日：2015-10-09
Applicant: 富士电机株式会社
Inventor： 佐藤宪一郎
Abstract: 本发明的目的在于提供一种在混合搭载基板材料不同的两个以上的半导体元件的功率半导体模块中，能够可靠去除电气特性的不合格品的功率半导体模块的制造方法及其中间装配单元。在带金属箔绝缘基板(3)的金属箔(3b)焊接有基板材料不同且泄漏电流的大小相差一个数量级以上的半导体元件(1a)和半导体元件(2b)。在半导体元件(1a)和半导体元件(2b)的表面电极分别连接有不对半导体元件之间进行连结的布线部件(20a)和布线部件(20b)。由于能够通过前述布线部件对各半导体元件个别地进行通电，并个别地进行泄漏电流的检测，所以能够发现泄漏电流大的不良现象。
-
公开(公告)号：CN112805830B
公开(公告)日：2024-12-03
申请号：CN202080005453.7
申请日：2020-03-04
Applicant: 富士电机株式会社
Abstract: 在将SiC‑MOSFET与由Si半导体材料形成的IGBT并联连接而构成的半导体模块中，在不增加芯片数量和模块体积的情况下抑制由SiC‑MOSFET的体二极管通电造成的缺陷生长。将与SiC‑MOSFET(11)并联连接的IGBT用使IGBT(13)和续流二极管(14)单芯片化而得的RC‑IGBT(12)来构成。在这里，将续流二极管(14)的正向电压设为在与SiC‑MOSFET(11)的体二极管(11a)的使晶格缺陷生长的电流相对应的正向电压以下。由此，在半导体模块(10)中流经反向的电流时，因为该电流在续流二极管(14)中流通，所以能够抑制SiC‑MOSFET(11)的缺陷生长。
-
公开(公告)号：CN112640129A
公开(公告)日：2021-04-09
申请号：CN202080004709.2
申请日：2020-01-31
Applicant: 富士电机株式会社
IPC: H01L29/78 , H01L21/336 , H01L21/66 , H01L21/8234 , H01L27/06 , H01L29/739
Abstract: 在半导体装置中确保能够配置晶体管等元件的面积。提供一种半导体装置，该半导体装置具备：半导体基板、具有在俯视半导体基板时有间隔地配置的至少两个部分电极的发射电极、以及配置为被两个部分电极夹着的有源侧栅极布线和有源侧虚设布线，半导体基板具有：与有源侧栅极布线连接并且在俯视时的第一方向上具有长边的栅极沟槽部、以及与有源侧虚设布线连接并且在第一方向上具有长边的虚设沟槽部，有源侧栅极布线和有源侧虚设布线中的一个在第一方向上全部被栅极布线部和虚设布线部中的另一个覆盖。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.023 seconds)
