公开(公告)号：CN116013888A

公开(公告)日：2023-04-25

申请号：CN202211062043.3

申请日：2022-08-31

Applicant: 富士电机株式会社

Inventor： 谷口克己 ,  池田良成 ,  加藤辽一 ,  村田悠马 ,  中込旭人

IPC: H01L23/48 ,  H01L23/498 ,  H01L25/18 ,  H01L21/50 ,  H01L21/60

Abstract: 本发明提供一种能够可靠性高地降低开关损耗的半导体装置及其制造方法。半导体装置具备：绝缘电路基板(1)；功率半导体元件，其搭载在绝缘电路基板(1)上；平板状的第一端子(81)，其与功率半导体元件电连接，所述第一端子(81)具有第一主表面；第二端子(82)，其与功率半导体元件电连接，所述第二端子(82)具有与第一端子(81)的第一主表面相向的第二主表面；绝缘片(83)，其配置在第一主表面与第二主表面之间；以及导电膜(84、85)，其配置在绝缘片(83)的第一主表面侧和第二主表面侧中的至少一方。

公开(公告)号：CN115483174A

公开(公告)日：2022-12-16

申请号：CN202210456739.8

申请日：2022-04-24

Applicant: 富士电机株式会社

Inventor： 中込旭人 ,  加藤辽一 ,  村田悠马

IPC: H01L23/48 ,  H01L25/07 ,  H02M7/00 ,  H02M7/5387

Abstract: 本发明的目的在于提供一种半导体模块，能够实现电力被供给的端子的绝缘性的提高。半导体模块具备：负极端子，其与直流电力的负极性侧连接；正极端子，其以使负极端子的包括一端的露出部露出的状态配置于负极端子的上方，正极端子与直流电力的正极性侧连接；绝缘片，其以在负极端子的一端与正极端子的一端之间露出露出部的状态配置于负极端子与正极端子之间，将负极端子与正极端子绝缘；以及第一电介质部，其以至少覆盖正极端子的一端的与绝缘片接触的角部的方式形成。

公开(公告)号：CN118355492A

公开(公告)日：2024-07-16

申请号：CN202380014799.7

申请日：2023-05-09

Applicant: 富士电机株式会社

Inventor： 中込旭人 ,  加藤辽一 ,  村田悠马

IPC: H01L25/07 ,  H01L25/00 ,  H01L25/18

Abstract: 本发明抑制焊接半导体模块的端子时的绝缘片的损伤。半导体模块(10A)具备从树脂壳体(11)向外侧延伸的绝缘片(14)、第一端子(13)以及第二端子(15)。第一端子(13)以在俯视时与绝缘片(14)重叠的方式配置于第一面(14a)侧，并具有与第一面(14a)分离的第一前端部(13a)。第二端子(15)以在俯视时与绝缘片(14)和第一端子(13)重叠的方式配置于第二面(14b)侧，并具有与第二面(14b)分离的第二前端部(15a)。绝缘片(14)从树脂壳体(11)延伸至比第一前端部(13a)和第二前端部(15a)更靠外侧的位置。对与绝缘片(14)分离的第一前端部(13a)和第二前端部(15a)进行焊接，抑制在焊接时绝缘片(14)产生损伤。

公开(公告)号：CN116013859A

公开(公告)日：2023-04-25

申请号：CN202211175188.4

申请日：2022-09-26

Applicant: 富士电机株式会社

Inventor： 中込旭人 ,  谷口克己 ,  加藤辽一 ,  村田悠马

IPC: H01L23/04 ,  H01L23/10 ,  H01L23/31 ,  H01L23/49 ,  H01L23/538 ,  H01L21/52 ,  H01L21/60 ,  H01L25/16

Abstract: 本发明提供一种半导体装置及半导体装置的制造方法，其实现可靠性高的半导体装置。半导体模块(10)(半导体装置)包括壳体(11)、层叠体(16)以及梁部(17)。壳体为框状，在其一边具有凹部(11a)。层叠体具有依次层叠有端子(13)、绝缘片(14)以及端子(15)的结构，并配置于壳体的凹部。梁部(17)固着于壳体的凹部，将配置于该凹部的层叠体固定。壳体、层叠体以及梁部(17)分别分开准备、并组装。由此，避免如将层叠体嵌件成型的情况那样绝缘片(14)与在成型时成为较高温度的壳体树脂材料接触，抑制绝缘片(14)的劣化、以及由此引起的端子(13)与端子(15)之间的绝缘不良，并提高半导体模块的可靠性。