公开(公告)号：CN1641879A

公开(公告)日：2005-07-20

申请号：CN200510004327.7

申请日：2005-01-14

Applicant: 夏普株式会社

Inventor： 川添豪哉 ,  玉井幸夫 ,  岛冈笃志 ,  萩原直人 ,  增田秀俊 ,  铃木利昌

IPC: H01L27/10 ,  H01L45/00 ,  G11C11/00

CPC classification number: H01L27/2436 ,  G11C13/0007 ,  G11C13/003 ,  G11C2213/31 ,  G11C2213/78 ,  G11C2213/79 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/147 ,  H01L45/1625 ,  H01L45/1641

Abstract: 非易失性存储元件(10)通过依次层叠下部电极(7)、可变电阻体(8)和上部电极(9)构成，可变电阻体(8)在结晶和无定形混合存在的状态下成膜，形成非易失性存储元件(10)。更为理想的是，可变电阻体(8)是在350℃～500℃的范围内的成膜温度下成膜的可用通式Pr1－xCaxMnO3表示的镨·钙·锰氧化物。或者，可变电阻体(8)通过在形成无定形状态或者结晶和无定形混合存在的状态的成膜温度下成膜后，在比上述成膜温度高的温度下并且在可变电阻体(8)能够维持结晶和无定形混合存在的状态的温度范围内进行退火处理而形成。

公开(公告)号：CN100485811C

公开(公告)日：2009-05-06

申请号：CN200510087650.5

申请日：2005-07-27

Applicant: 夏普株式会社

Inventor： 川添豪哉 ,  玉井幸夫 ,  岛冈笃志 ,  森本英德 ,  粟屋信义

IPC: G11C16/06 ,  G11C16/26 ,  G11C7/00

Abstract: 本发明的非易失性半导体存储装置包括：存储单元选择电路(17)，以行、列或存储单元为单位从存储单元阵列(15)中选择存储单元；读出电压施加电路(22a)，对由存储单元选择电路(17)选出的选择存储单元的可变电阻元件施加读出电压；读出电路(23)，对选择存储单元内的读出对象存储单元检测与该可变电阻元件的电阻值对应流过的读出电流的大小，再读出存储在读出对象存储单元中的信息；读出电压施加电路(22a)将和读出电压反极性的伪读出电压施加给选择存储单元的可变电阻元件。

公开(公告)号：CN101111899B

公开(公告)日：2011-11-30

申请号：CN200680003878.4

申请日：2006-01-05

Applicant: 夏普株式会社

Inventor： 川添豪哉 ,  玉井幸夫

IPC: G11C13/00

CPC classification number: G11C13/0021 ,  G11C13/0002 ,  G11C13/0007 ,  G11C13/004 ,  G11C13/0069 ,  G11C2213/31

Abstract: 提供一种非易失性半导体存储装置，在高集成的存储单元阵列中，z在读取、写入和擦除的各动作模式间转移时，抑制因随着位线和字线的电位变化的过渡电流而产生的功耗的增加。具有存储单元阵列(1)，其分别在行方向和列方向配置多个两端子的存储单元，该存储单元具有通过施加脉冲而使电阻值可逆地变化的可变电阻元件，同一行的各存储单元的一端连接到公共字线WL1～WLn，同一列的各存储单元的另一端连接到公共位线BL1～BLn，在针对选择存储单元的读取、写入和擦除的各存储动作的动作期间，对未连接到选择存储单元的非选择字线和非选择位线施加公共非选择电压VWE/2。

公开(公告)号：CN101111899A

公开(公告)日：2008-01-23

申请号：CN200680003878.4

申请日：2006-01-05

Applicant: 夏普株式会社

Inventor： 川添豪哉 ,  玉井幸夫

IPC: G11C13/00

CPC classification number: G11C13/0021 ,  G11C13/0002 ,  G11C13/0007 ,  G11C13/004 ,  G11C13/0069 ,  G11C2213/31

Abstract: 提供一种非易失性半导体存储装置，在高集成的存储单元阵列中，z在读取、写入和擦除的各动作模式间转移时，抑制因随着位线和字线的电位变化的过渡电流而产生的功耗的增加。具有存储单元阵列(1)，其分别在行方向和列方向配置多个两端子的存储单元，该存储单元具有通过施加脉冲而使电阻值可逆地变化的可变电阻元件，同一行的各存储单元的一端连接到公共字线WL1～WLn，同一列的各存储单元的另一端连接到公共位线BL1～BLn，在针对选择存储单元的读取、写入和擦除的各存储动作的动作期间，对未连接到选择存储单元的非选择字线和非选择位线施加公共非选择电压VWE/2。

公开(公告)号：CN1741194A

公开(公告)日：2006-03-01

申请号：CN200510087650.5

申请日：2005-07-27

Applicant: 夏普株式会社

Inventor： 川添豪哉 ,  玉井幸夫 ,  岛冈笃志 ,  森本英德 ,  粟屋信义

IPC: G11C16/06 ,  G11C16/26 ,  G11C7/00

Abstract: 本发明的非易失性半导体存储装置包括：存储单元选择电路(17)，以行、列或存储单元为单位从存储单元阵列(15)中选择存储单元；读出电压施加电路(22a)，对由存储单元选择电路(17)选出的选择存储单元的可变电阻元件施加读出电压；读出电路(23)，对选择存储单元内的读出对象存储单元检测与该可变电阻元件的电阻值对应流过的读出电流的大小，再读出存储在读出对象存储单元中的信息；读出电压施加电路(22a)将和读出电压反极性的伪读出电压施加给选择存储单元的可变电阻元件。

公开(公告)号：CN1641880A

公开(公告)日：2005-07-20

申请号：CN200510005723.1

申请日：2005-01-13

Applicant: 夏普株式会社

Inventor： 川添豪哉 ,  玉井幸夫 ,  岛冈笃志 ,  萩原直人 ,  松下祐二 ,  西汤二

IPC: H01L27/10 ,  H01L21/8239

CPC classification number: H01L45/1675 ,  G11C13/0007 ,  G11C13/003 ,  G11C2213/31 ,  G11C2213/78 ,  G11C2213/79 ,  H01L27/2436 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/147 ,  H01L45/1625

Abstract: 本发明的课题是一种配备了具有由钙钛矿型金属氧化膜构成的可变电阻体(8)的可变电阻元件的非易失性半导体存储器件的制造方法，在比可变电阻体(8)形成前所形成的金属布线层(11)的熔点低的形成温度下形成可变电阻体(8)。更理想的是，在350℃～500℃范围内的成膜温度下，通过溅射法使得用通式Pr1－xCaxMnO3表示的镨－钙－锰氧化物成膜，作为可变电阻体(8)。