-
公开(公告)号：CN118331387A
公开(公告)日：2024-07-12
申请号：CN202410348908.5
申请日：2024-03-26
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明属于导航领域，具体公开了一种弹载计算机定时精度校准方法，该方法包括以下步骤：弹载计算机待校准时钟fclk_M，经过分频计数分别得到弹地通讯时钟fclk_T和定时器周期T；以地面测试计算机的时钟fclk_G为基准；fclk_G标定fclk_T，计算得到fclk_T的时钟周期误差tα；地面测试计算机通过弹地通讯设备发出“精度补偿命令”；弹载计算机接到命令后，计算得到fclk_M的时钟周期误差tM，将tM作为补偿参数更新到精度补偿模块，完成fclk_M的时钟频率漂移补偿；弹载计算机发送“校准完成”应答，完成一次校准过程；校准后定时器周期为T(1‑tαfclk_T)。本发明实现了弹载计算机在不更换系统定时器晶振的情况下，能有效提高弹载计算机的定时精度，且该方法具有易操作、成本低、灵活性好等优势。
-
公开(公告)号：CN119024743A
公开(公告)日：2024-11-26
申请号：CN202411111077.6
申请日：2024-08-14
Applicant: 北京计算机技术及应用研究所
IPC: G05B19/042 , G01C21/16 , G01C19/00 , G01P15/18
Abstract: 本发明属于飞行器控制技术领域，具体提出了一种惯性测量装置信息处理系统，包括系统管理处理器、X处理器、Y处理器、Z处理器、陀螺信息采集缓存模块、加速度计信息采集缓存模块、测试系统数字通信模块和飞控计算机数字通信模块，每个处理器配有独立的程序存储器，且通过AXI总线访问共享的BRAM存储空间，陀螺信息采集缓存模块用于获取陀螺输出数据并缓存，加速度计信息采集缓存模块用于获取加速度计数据并缓存。本发明能够解决现有的惯性测量装置信息处理系统硬件体积大、功耗高、处理资源浪费、设计制造成本高、可靠性低的缺陷。
-
公开(公告)号：CN117316942A
公开(公告)日：2023-12-29
申请号：CN202311140591.8
申请日：2023-09-06
Applicant: 北京计算机技术及应用研究所
IPC: H01L25/16 , G06F15/78 , H01L23/498 , H01L23/528 , H01L23/538
Abstract: 本发明属于芯片设计领域，公开一种新型的异构多核信息处理SIP模块，包括堆叠的底板、第一层和第二层，第一层处于所述底板和所述第二层之间，底板用于实现SIP模块的外部信号输出，以及电源管脚输入，由引线桥和PGA管脚在封装载板上布局布线而成；第一层包括DSP、FLASH、SDRAM，DSP之间的互连信号在本层内完成，DSP和FPGA之间的互联信号通过桥连表面激光雕刻实现，布线时，FPGA与DSP间的通信接口信号线、地址线、数据线等长且阻抗匹配；第二层包括FPGA及PROM，FPGA和DSP之间的互联信号通过桥连表面激光雕刻输入输出，FPGA引出信号直接到桥连做模块管脚信号。本发明能使产品在有限的体积、重量和功耗的情况下实现更高的信息处理能力，保证产品拥有更高的机动性和实时性。
-
公开(公告)号：CN117714626A
公开(公告)日：2024-03-15
申请号：CN202311489689.4
申请日：2023-11-09
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明属于图像处理技术领域，公开了一种基于FPGA的高分辨率彩色图像叠加系统及方法，该系统包括DSP、FPGA、外部视频产生模块、SDI高清显示器和DDR存储器，其中，外部视频产生模块产生原始图像数据；DDR存储器用于将FPGA接收的图像进行帧缓存；DSP用于产生每帧图像的叠加控制指令信息和叠加控制数据；FPGA用于视频接收及根据DSP产生的叠加控制指令和叠加控制数据实现叠加；SDI高清显示器用于将叠加后的图像进行显示。本发明的字符叠加更具灵活性，叠加信息传输更快，传输的数据量更小，继而可支持的分辨率更高。本发明还具备FPGA图形叠加功能，降低DSP操作的复杂性，减少对DSP系统时间的占用，同时，还能实现任意位置任意大小的图形叠加显示。
-
公开(公告)号：CN116974980A
公开(公告)日：2023-10-31
申请号：CN202310744062.2
申请日：2023-06-21
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明是一种弹载计算机信息采集PCM传输系统，通过FPGA实现，包括：PCM组帧模块、PCM生成模块、AD配置模块、AD采集模块、模拟开关切换模块、LVDS模块、参数FLASH烧写模块以及数字量模块，其中，AD配置模块与AD采集模块电连接，AD采集模块与PCM组帧模块电连接、PCM组帧模块与PCM生成模块电连接，AD采集模块、模拟开关切换模块、PCM组帧模块、LVDS模块、参数FLASH烧写模块以及数字量模块均分别与DSP芯片电连接，模拟开关切换模块分别与AD采集模块、PCM组帧模块电连接，PCM组帧模块分别与LVDS模块、参数FLASH烧写模块以及数字量模块电连接。本发明能够节约产品体积，节省硬件功耗，通过在线修改帧格式表，能快速调整PCM帧内容，灵活收集信息，可减免环境试验，节约产品研制周期。
-
Patent Agency Ranking
公开(公告)号：CN116776400A
公开(公告)日：2023-09-19
申请号：CN202310622427.4
申请日：2023-05-29
Applicant: 北京计算机技术及应用研究所
IPC: G06F21/79 , G06F21/60 , G06F15/78 , G06F15/163
Abstract: 本发明属于数据安全技术领域，公开了一种弹载计算机及毁钥方法，所述弹载计算机，包括三次电源、密码芯片MCU、程序存储器FLASH、可编程逻辑器件FPGA、毁钥接收电路，以及外部通讯接口，所述密码芯片MCU接收外部指令进行毁钥；程序存储器FLASH用于存储密码芯片MCU进行运算处理的程序和可编程逻辑器件FPGA进行逻辑控制的程序。当收到毁钥指令后，进行程序存储器FLASH擦除程序，对密码芯片MCU的程序和可编程逻辑器件FPGA的程序进行擦除，擦除完成，则销毁密码芯片MCU内部RAM中的程序。本发明能够使弹载计算机在MCU+FPGA作为处理器时实现毁钥，保证系统在任何时候收到外部命令都可以进行毁钥，保障了遥测数据的安全性和可靠性。
-
公开(公告)号：CN117539326A
公开(公告)日：2024-02-09
申请号：CN202311443910.2
申请日：2023-11-01
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明属于惯导技术领域，涉及一种惯导系统与弹载计算机时钟同步系统及方法，所述方法包括以下步骤：以弹载计算机的时钟为基准，产生对时脉冲信号；惯导系统实时监测对时脉冲信号，FPGA获得对时脉冲信号ΔT内对应的时钟周期数；ARM接收ΔT内FPGA记录的时钟周期数；弹载计算机的ΔT作为实际值，惯导系统的ΔT作为理论值，将两者对应FPGA中的时钟周期数求差；根据两者差值，ARM设置惯导系统ΔT内定时器timer的调整幅度和调整次数寄存器的值；FPGA调整惯导系统与弹载计算机的ΔT时间长度一致。该方法保证惯导系统输出信息与对时同步信号的对齐，以及与弹载计算机内部时钟的同步；本发明确保弹载计算机实时接收惯导系统的测量值，及时下发相应的控制指令，有效提高制导精度。
-
公开(公告)号：CN117311216A
公开(公告)日：2023-12-29
申请号：CN202311243523.4
申请日：2023-09-25
Applicant: 北京计算机技术及应用研究所
IPC: G05B19/042 , G01P15/18 , G01P15/08
Abstract: 本发明属于数字滤波技术领域，公开了一种高精度悬丝加速度计数据采集装置和方法，该装置包括模拟电路模块、数字电路模块及电源管理电路模块，外部模拟信号经过模拟电路模块进行模数转换，再将转换后的数字量输出给数字电路模块的FPGA进行解算；模拟电路模块包括悬丝加速度计输出单元、模拟信号调理单元、A/D转换单元，悬丝加速度计输出单元输出电流信号，模拟信号调理单元将三路加速度计输出的电流信号转化为电压信号，A/D转换单元将模拟信号调理单元输入的电压值进行数字化。本发明解决了石英加速度计抗振性差和MEMS加速度计精度低等问题，同时提供平滑滤波法处理原始采样数据，解决了因模拟电路实现滤波成本高和电路结构复杂等问题。
-
公开(公告)号：CN117555724A
公开(公告)日：2024-02-13
申请号：CN202311423088.3
申请日：2023-10-30
Applicant: 北京计算机技术及应用研究所
IPC: G06F11/10
Abstract: 本发明属于信息技术领域，本发明提出一种基于存储数据自适应校验的高鲁棒性FPGA存储与读取方法，本发明考虑了FPGA在空间环境中进行存储与读取操作时面临的单粒子翻转等不良影响，基于当前存储有效数据的数据量大小以及外部存储空间的大小，自适应选取最适合当前存储数据的校验方式。相比于常规的FPGA硬件或软件可靠性设计，所提方法提高了FPGA与外部存储器件进行数据存储和读取的鲁棒性，提高FPGA工作可靠性，同时具有良好的适应性，能够普遍适应不同存储数据、不同大小存储空间，通过对校验方式的自适应选择，对当前存储数据进行可靠、适合的校验方式。
-
公开(公告)号：CN117149531A
公开(公告)日：2023-12-01
申请号：CN202311145945.8
申请日：2023-09-06
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明属于FPGA设计领域，具体公开了一种计算机FPGA抗辐照方法，本发明利用FPGA内部逻辑资源进行部分三倍冗余法备份、信号判读、逻辑处理、多备份、热检测，利用软核进行数据判断及刷新等技术手段，从而达到检错纠错，防止因辐照造成的FPGA软失效，用较低的改造成本保证空间型号电子设备的应用。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.029 seconds)
