公开(公告)号：CN118331387A

公开(公告)日：2024-07-12

申请号：CN202410348908.5

申请日：2024-03-26

Applicant: 北京计算机技术及应用研究所

Inventor： 李尕丽 ,  樊周华 ,  范善宇 ,  张浩 ,  苏旭 ,  聂震

IPC: G06F1/04 ,  H03K21/00

Abstract: 本发明属于导航领域，具体公开了一种弹载计算机定时精度校准方法，该方法包括以下步骤：弹载计算机待校准时钟fclk_M，经过分频计数分别得到弹地通讯时钟fclk_T和定时器周期T；以地面测试计算机的时钟fclk_G为基准；fclk_G标定fclk_T，计算得到fclk_T的时钟周期误差tα；地面测试计算机通过弹地通讯设备发出“精度补偿命令”；弹载计算机接到命令后，计算得到fclk_M的时钟周期误差tM，将tM作为补偿参数更新到精度补偿模块，完成fclk_M的时钟频率漂移补偿；弹载计算机发送“校准完成”应答，完成一次校准过程；校准后定时器周期为T(1‑tαfclk_T)。本发明实现了弹载计算机在不更换系统定时器晶振的情况下，能有效提高弹载计算机的定时精度，且该方法具有易操作、成本低、灵活性好等优势。

公开(公告)号：CN118260230A

公开(公告)日：2024-06-28

申请号：CN202410257602.9

申请日：2024-03-07

Applicant: 北京计算机技术及应用研究所

Inventor： 范善宇 ,  樊周华 ,  张浩 ,  李尕丽 ,  葛瑜 ,  方靖

IPC: G06F13/42 ,  G06F15/78

Abstract: 本发明涉及一种具有跨RS485总线快速转发数据功能的HDLC通信控制器，属于嵌入式技术领域，所述HDLC通信控制器包括二次电源、SOC芯片、3路RS485接收电路以及发送电路，二次电源用于保证SOC芯片和接口电路正常供电；SOC芯片包括ARM处理器与FPGA，其中FPGA通过HDLC软核实现本地RS485总线数据收发及跨总线数据转发。HDLC软核可通过静态参数传递配置数据位宽、缓存深度、总线数量等参数。本发明可以完全正确运行在国产SOC内，实现了专用ASIC的国产化替代；FPGA内HDLC软核设计灵活、使用方便，具有集成度高、维护简单等优点。同时，本发明还可以实现一主总线、多从总线的数据转发，在转发时间上做到了快速响应，大大提高了数据转发效率。

公开(公告)号：CN117539326A

公开(公告)日：2024-02-09

申请号：CN202311443910.2

申请日：2023-11-01

Applicant: 北京计算机技术及应用研究所

Inventor： 李尕丽 ,  樊周华 ,  张浩 ,  苏旭 ,  聂震 ,  范善宇

IPC: G06F1/12 ,  G06F1/14 ,  G06F1/06

Abstract: 本发明属于惯导技术领域，涉及一种惯导系统与弹载计算机时钟同步系统及方法，所述方法包括以下步骤：以弹载计算机的时钟为基准，产生对时脉冲信号；惯导系统实时监测对时脉冲信号，FPGA获得对时脉冲信号ΔT内对应的时钟周期数；ARM接收ΔT内FPGA记录的时钟周期数；弹载计算机的ΔT作为实际值，惯导系统的ΔT作为理论值，将两者对应FPGA中的时钟周期数求差；根据两者差值，ARM设置惯导系统ΔT内定时器timer的调整幅度和调整次数寄存器的值；FPGA调整惯导系统与弹载计算机的ΔT时间长度一致。该方法保证惯导系统输出信息与对时同步信号的对齐，以及与弹载计算机内部时钟的同步；本发明确保弹载计算机实时接收惯导系统的测量值，及时下发相应的控制指令，有效提高制导精度。

公开(公告)号：CN117311216A

公开(公告)日：2023-12-29

申请号：CN202311243523.4

申请日：2023-09-25

Applicant: 北京计算机技术及应用研究所

Inventor： 李尕丽 ,  樊周华 ,  张浩 ,  范善宇 ,  聂震

IPC: G05B19/042 ,  G01P15/18 ,  G01P15/08

Abstract: 本发明属于数字滤波技术领域，公开了一种高精度悬丝加速度计数据采集装置和方法，该装置包括模拟电路模块、数字电路模块及电源管理电路模块，外部模拟信号经过模拟电路模块进行模数转换，再将转换后的数字量输出给数字电路模块的FPGA进行解算；模拟电路模块包括悬丝加速度计输出单元、模拟信号调理单元、A/D转换单元，悬丝加速度计输出单元输出电流信号，模拟信号调理单元将三路加速度计输出的电流信号转化为电压信号，A/D转换单元将模拟信号调理单元输入的电压值进行数字化。本发明解决了石英加速度计抗振性差和MEMS加速度计精度低等问题，同时提供平滑滤波法处理原始采样数据，解决了因模拟电路实现滤波成本高和电路结构复杂等问题。

公开(公告)号：CN117235002A

公开(公告)日：2023-12-15

申请号：CN202311245203.2

申请日：2023-09-25

Applicant: 北京计算机技术及应用研究所

Inventor： 范善宇 ,  张浩 ,  李尕丽 ,  马超 ,  李虎

IPC: G06F15/78 ,  G06F1/26 ,  G06F1/30

Abstract: 本发明属于惯导系统领域，涉及一种一体化计算机及过载保护方法。本发明一体化计算机包括二次电源、SOC芯片、MEMS板、脉宽输出接口以及通信接口，二次电源用于将外部电源提供的电压转换为所述SOC芯片、及MEMS板、脉宽输出接口以及通信接口所需的电压；SOC芯片包括ARM和FPGA，其中FPGA为逻辑控制单元，与MEMS板、脉冲输出接口、通信接口直接相连，用于实现所述MEMS板的数据读取、外部通信以及脉宽输出的操作；ARM为数据处理单元，包括CPU0和CPU1，MEMS板包括3个轴向MEMS加速度计和3个轴向陀螺仪，用于获取实时加速度数据、角速度数据及器件温度。本发明采用SOC芯片直接对MEMS板进行数据采集及处理，体积小、重量轻，提高了空间利用率。