-
公开(公告)号：CN120017175A
公开(公告)日：2025-05-16
申请号：CN202510162963.X
申请日：2025-02-14
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明属于信息编码传输技术领域，涉及一种传输速率多频点可配置的PCM频率配置系统及方法，该系统包括PCM传输速率配置参数读取模块、分频源时钟产生模块、分频源时钟选择模块、分频系数选择模块、PCM组帧模块和PCM产生模块，PCM传输速率配置参数读取模块，用于进行PCM传输速率配置参数M的读取加载；分频源时钟产生模块，用于产生分频源时钟；分频源时钟选择模块，用于确定分频源时钟CLK；分频系数选择模块，用于确定分频系数；PCM产生模块，用于产生固定频率的PCM时钟信号；PCM组帧模块，用于将下一时刻需要发送的PCM数据发送到PCM产生模块。本发明相比于常规的PCM频率配置方法，提高了配置的灵活性，能够快速满足不同应用场景中对于PCM传输速率的需求。
-
Patent Agency Ranking
公开(公告)号：CN117555724A
公开(公告)日：2024-02-13
申请号：CN202311423088.3
申请日：2023-10-30
Applicant: 北京计算机技术及应用研究所
IPC: G06F11/10
Abstract: 本发明属于信息技术领域，本发明提出一种基于存储数据自适应校验的高鲁棒性FPGA存储与读取方法，本发明考虑了FPGA在空间环境中进行存储与读取操作时面临的单粒子翻转等不良影响，基于当前存储有效数据的数据量大小以及外部存储空间的大小，自适应选取最适合当前存储数据的校验方式。相比于常规的FPGA硬件或软件可靠性设计，所提方法提高了FPGA与外部存储器件进行数据存储和读取的鲁棒性，提高FPGA工作可靠性，同时具有良好的适应性，能够普遍适应不同存储数据、不同大小存储空间，通过对校验方式的自适应选择，对当前存储数据进行可靠、适合的校验方式。
-
公开(公告)号：CN120034191A
公开(公告)日：2025-05-23
申请号：CN202510120025.3
申请日：2025-01-25
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明属于信息技术领域，具体涉及一种基于硬件工作模式的自适应帧格式预处理方法，基于PCM传输中的AD芯片采集速率与PCM传输速率，自适应选取最适合当前应用场景的PCM帧格式预处理参数，确定了相应的AD乒乓设计，并在PCM帧格式的烧写和加载过程中对PCM帧格式中的模拟量位置进行自适应处理。本发明提高了遥测数据采集的实时性和可靠性，同时解决了采用多个AD进行乒乓操作时导致的PCM帧内容中模拟量位置紊乱的问题，具有良好的适应性，能够普遍适应不同的AD芯片和不同的PCM传输速率。
-
公开(公告)号：CN119402010A
公开(公告)日：2025-02-07
申请号：CN202411447234.0
申请日：2024-10-16
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明属于模拟信号采集技术领域，公开了一种飞控计算机遥测模拟量采编电路，包括输入信号调理电路、模拟开关电路、电压跟随电路、ADC采样电路、FPGA主控模块电路和PCM发送电路，遥测模拟量经输入信号调理电路后送至一级模拟开关，之后送至二级模拟开关，经过二级模拟开关后送入两路电压跟随电路，经两路电压跟随电路之后，信号输出至两片模数转换器进行分时乒乓交替采样，之后，采用串行接口输出至FPGA主控模块电路，经数字隔离器隔离后以RS485信号形式输出。本发明兼具双极性、宽输入范围优点，避免了信号幅值缩放时引入的测量误差，减小了前级电路输出阻抗对ADC采样保持电路引入的测量误差，提高了采样精度和采样速度，还减少了FPGA的I/O资源占用率。
-
公开(公告)号：CN114896186B
公开(公告)日：2023-09-26
申请号：CN202210564575.0
申请日：2022-05-23
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种基于预训练的FPGA与外部总线数据交互方法，属于信息技术领域。本发明考虑了FPGA在不同的工作温度、布局布线等环境条件给芯片电路传输延时带来的影响，基于粗、细两个查找表迭代使用，对当前总线的最佳延时参数进行并行搜索。所提的基于预训练的FPGA与外部总线数据交互机制，相比于常规的FPGA与外部总线数据交互方法，提高了FPGA与外部总线通讯的可靠性，降低了其误码率。同时具有良好的适应性，能够普遍适应不同接口速率的总线，通过对粗、细查找表的自适应选择，对当前总线的最佳延时值进行快速且精确的搜索。
-
公开(公告)号：CN114896186A
公开(公告)日：2022-08-12
申请号：CN202210564575.0
申请日：2022-05-23
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种基于预训练的FPGA与外部总线数据交互方法，属于信息技术领域。本发明考虑了FPGA在不同的工作温度、布局布线等环境条件给芯片电路传输延时带来的影响，基于粗、细两个查找表迭代使用，对当前总线的最佳延时参数进行并行搜索。所提的基于预训练的FPGA与外部总线数据交互机制，相比于常规的FPGA与外部总线数据交互方法，提高了FPGA与外部总线通讯的可靠性，降低了其误码率。同时具有良好的适应性，能够普遍适应不同接口速率的总线，通过对粗、细查找表的自适应选择，对当前总线的最佳延时值进行快速且精确的搜索。
-
-
-
-
-
Search Results
6
records
(took 0.041 seconds)
