-
公开(公告)号：CN107017249A
公开(公告)日：2017-08-04
申请号：CN201710202712.5
申请日：2017-03-30
Applicant: 北京中电华大电子设计有限责任公司
CPC classification number: H01L27/0266 , H01L27/0296 , H01L29/0603 , H01L29/0684
Abstract: 本发明公开了一种改善ESD保护器件均匀导通的方法，适用于集成电路中ESD防护器件的特性改进，其中所述ESD保护器件包括并联排列的多个NMOS管，所述多个NMOS管的漏极通过金属连线接到I/O端口或电源端口，多个NMOS管的栅极、源极和衬底共同接到地电位。其特征为：在所述的ESD保护器件中，NMOS管的栅极去掉了Silicide(金属硅化物)。在I/O端口或电源端口出现正ESD脉冲时，栅极寄生电阻和栅漏寄生电容，将栅极电压耦合到一个高电位，降低了ESD保护器件的触发电压，使得并联排列的多个MOS管同时导通放电，ESD保护能力得到提高。
-
公开(公告)号：CN102956632B
公开(公告)日：2016-09-14
申请号：CN201110255639.0
申请日：2011-08-31
Applicant: 北京中电华大电子设计有限责任公司
Abstract: 本专利公开了一种基于SCR(Silicon Controlled Rectifier)的静电放电(Electrostatic Discharge，ESD)保护结构，这种ESD保护结构保护电子电路免受ESD损坏。该ESD保护结构包括一种NPNPN形式的双向SCR器件，此双向SCR器件包括两个对称的NMOS管，这两个NMOS的漏区通过N阱相连接，这两个NMOS管分别形成于被深N阱隔离出的P阱中，其中一个NMOS的栅、源区和衬底连接被保护的电子电路的一端，另外一个NMOS的栅、源区和衬底连接被保护的电子电路的另外一端，这两个NMOS管和连接它们漏区的N阱形成NPNPN形式的双向SCR，提供这两端之间的ESD防护。
-
公开(公告)号：CN109411467A
公开(公告)日：2019-03-01
申请号：CN201810989048.8
申请日：2018-08-28
Applicant: 北京中电华大电子设计有限责任公司
IPC: H01L27/02
Abstract: 本发明公开了一种降低ESD保护器件触发电压的方法，适用于集成电路中ESD防护器件的特性改进，其中所述ESD保护器件包括并联排列的多个NMOS管，所述多个NMOS管的漏极通过金属连线接到I/O端口或电源端口，多个NMOS管的栅极、源极和衬底共同接到地电位。其特征为：在所述的ESD保护器件中，NMOS管的漏极去掉了LDD注入(Light Dope Drain，低掺杂漏区)。在I/O端口或电源端口出现正ESD脉冲时，因为漏区去掉了LDD注入，漏区寄生二极管的击穿电压降低，降低了ESD保护器件的触发电压，使得并联排列的多个MOS管同时导通放电，并且低于被保护器件的失效电压，能够更好的保护内部电路，集成电路的ESD保护能力得到提高。
-
公开(公告)号：CN103646944A
公开(公告)日：2014-03-19
申请号：CN201310636544.2
申请日：2013-12-03
Applicant: 北京中电华大电子设计有限责任公司
IPC: H01L27/02 , H05F3/00 , H03K19/003
Abstract: 本发明涉及微电子学中的集成电路(IC：Integrated Circuit)静电放电(ESD：Electro-Static Discharge)保护设计技术领域，公开了一种双模静电放电保护I／O(Input／Output)电路，其特征在于，本发明中一级保护电路与二级保护电路协同设计，提供ESD大电流放电通路的同时，通过双向电压箝位保护技术，实现对内核电路的全面保护，通过限流保护技术，实现对ESD电路本身的保护。该发明对人体模型放电和电子枪模型放电两种不同的放电模式都可以提供针对性的放电通路和针对性的保护，为一种双模静电放电保护I／O电路。
-
公开(公告)号：CN111682873A
公开(公告)日：2020-09-18
申请号：CN202010380201.4
申请日：2020-05-08
Applicant: 北京中电华大电子设计有限责任公司
IPC: H03K19/018
Abstract: 本发明公开了一种低功耗的输出缓冲器电路，包括上拉控制单元，上拉输出晶体管，下拉控制单元，下拉输出晶体管。其中，上拉控制单元用来产生上拉输出晶体管的控制信号，在控制信号为低时，控制上拉输出晶体管开启，缓冲电路输出为高；下拉控制单元用来产生下拉输出晶体管的控制信号，在控制信号为高时，控制下拉输出晶体管开启，缓冲电路输出为低。本发明所述的输出缓冲器电路，当输入发生变化，缓冲器电路输出电平将要发生翻转时，控制下拉晶体管先于上拉晶体管开启之前关闭，或者控制上拉晶体管先于下拉晶体管开启之前关闭，避免缓冲电路输出状态改变时上拉晶体管、下拉晶体管同时切换开关状态造成的瞬间漏电现象，从而降低输出缓冲器的动态功耗。
-
Patent Agency Ranking
公开(公告)号：CN105528322A
公开(公告)日：2016-04-27
申请号：CN201510555376.3
申请日：2015-09-01
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06F13/40
CPC classification number: G06F13/4081
Abstract: 本发明提供了一种防热插拔驱动可选的输出驱动电路，包括逻辑控制电路，第一级栅压控制电路，第二级栅压控制电路，第一级驱动电路，第二级驱动电路，驱动可选控制电路，ESD保护电路以及SUB和CTP信号产生电路采用本发明所述的电路，当I/O端口的信号电压高于I/O电源电压VCC时，I/O端口处的信号不会给I/O端口电源充电，造成内部电路功能混乱；此输出驱动电路的输出驱动能力可以根据内部电路控制信号配置，以达到驱动能力和I/O电源电压匹配。
-
公开(公告)号：CN102956632A
公开(公告)日：2013-03-06
申请号：CN201110255639.0
申请日：2011-08-31
Applicant: 北京中电华大电子设计有限责任公司
Abstract: 本专利公开了一种基于SCR(Silicon Controlled Rectifier)的静电放电(Electrostatic Discharge，ESD)保护结构，这种ESD保护结构保护电子电路免受ESD损坏。该ESD保护结构包括一种NPNPN形式的双向SCR器件，此双向SCR器件包括两个对称的NMOS管，这两个NMOS的漏区通过N阱相连接，这两个NMOS管分别形成于被深N阱隔离出的P阱中，其中一个NMOS的栅、源区和衬底连接被保护的电子电路的一端，另外一个NMOS的栅、源区和衬底连接被保护的电子电路的另外一端，这两个NMOS管和连接它们漏区的N阱形成NPNPN形式的双向SCR，提供这两端之间的ESD防护。
-
公开(公告)号：CN106786451A
公开(公告)日：2017-05-31
申请号：CN201611085776.3
申请日：2016-11-30
Applicant: 北京中电华大电子设计有限责任公司
IPC: H02H9/04
CPC classification number: H02H9/04
Abstract: 本发明涉及微电子学中的集成电路(IC：Integrated Circuit)静电放电(ESD：Electro‑Static Discharge)保护设计技术领域，公开了一种模拟电源域ESD保护电路，应用于多电源域数模混合芯片的ESD电路设计，尤其适用于模拟电源域的ESD电路设计，通过跨电源域触发技术，即实现了对模拟电源域内核电路的ESD保护，也满足芯片的低功耗、抗噪声的要求，同时解决芯片正常工作时ESD放电电路误触发的问题。
-
公开(公告)号：CN105528322B
公开(公告)日：2019-05-07
申请号：CN201510555376.3
申请日：2015-09-01
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06F13/40
Abstract: 本发明提供了一种防热插拔驱动可选的输出驱动电路，包括逻辑控制电路，第一级栅压控制电路，第二级栅压控制电路，第一级驱动电路，第二级驱动电路，驱动可选控制电路，ESD保护电路以及SUB和CTP信号产生电路采用本发明所述的电路，当I/O端口的信号电压高于I/O电源电压VCC时，I/O端口处的信号不会给I/O电源充电，造成内部电路功能混乱；此输出驱动电路的输出驱动能力可以根据内部电路控制信号配置，以达到驱动能力和I/O电源电压匹配。
-
公开(公告)号：CN106783806A
公开(公告)日：2017-05-31
申请号：CN201611085720.8
申请日：2016-11-30
Applicant: 北京中电华大电子设计有限责任公司
IPC: H01L23/60
CPC classification number: H01L23/60
Abstract: 本发明公开了一种CDM(Charged Device Model)保护电路结构，适用于集成电路中ESD(Electro‑Static Discharge)保护电路的设计。其特征为：可以提高射频电路中，射频信号输入端口的CDM保护能力，其主要为在第一级ESD保护电路中，使用对电源的双向低触发的ESD保护电路，同时使用对地的双向低触发的ESD保护电路。在第二级ESD保护电路中，使用对电源的双向低触发的ESD保护电路，同时使用对地的双向低触发的ESD保护电路，在CDM事件中，当射频信号输入端口接地，此电路可以有效泄放衬底中的静电电荷，起到CDM保护作用。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.036 seconds)
