公开(公告)号：CN104885199B

公开(公告)日：2017-06-23

申请号：CN201380069381.2

申请日：2013-12-19

Applicant: 住友电气工业株式会社

Inventor： 山本裕史 ,  日吉透 ,  松川真治

IPC: H01L21/28 ,  H01L29/12 ,  H01L29/417 ,  H01L29/47 ,  H01L29/78 ,  H01L29/872

CPC classification number: H01L29/1608 ,  H01L21/0485 ,  H01L21/049 ,  H01L21/28 ,  H01L29/045 ,  H01L29/08 ,  H01L29/1075 ,  H01L29/12 ,  H01L29/417 ,  H01L29/41741 ,  H01L29/45 ,  H01L29/47 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/7813 ,  H01L29/7827 ,  H01L29/861 ,  H01L29/872

Abstract: 一种MOSFET包括：包括主表面(10A)的碳化硅衬底(10)，该主表面(10A)相对于{0001}面具有偏离角；和形成为与主表面(10A)接触的源电极(40)。在碳化硅衬底(10)与源电极(40)的接触界面的至少一部分处暴露基底表面(10C)。这种构造使得在MOSFET中抑制阈值电压变化。

公开(公告)号：CN111051581B

公开(公告)日：2021-09-21

申请号：CN201880055130.1

申请日：2018-08-28

Applicant: 住友电气工业株式会社

Inventor： 堀勉 ,  宫濑贵也 ,  本家翼 ,  山本裕史 ,  冲田恭子

IPC: C30B29/36 ,  C30B25/20 ,  H01L21/20 ,  H01L21/205

Abstract: 本发明涉及一种碳化硅外延晶片，所述碳化硅外延晶片包含：4H多型的单晶碳化硅衬底，所述单晶碳化硅衬底具有相对于{0001}面以角度θ向 方向倾斜的主面；和形成在所述主面上的厚度为t的碳化硅外延层，其中所述单晶碳化硅衬底的直径大于或等于150mm，其中所述角度θ大于0°且小于或等于6°，其中在所述碳化硅外延层的表面中存在螺旋位错坑和距所述坑的距离为t/tanθ的对角线缺陷的一个以上的对，并且其中所述坑和所述对角线缺陷的对的密度小于或等于2对/cm2。

公开(公告)号：CN116490646A

公开(公告)日：2023-07-25

申请号：CN202180067424.8

申请日：2021-07-27

Applicant: 住友电气工业株式会社

Inventor： 樱田隆 ,  西口太郞 ,  近藤哲郎 ,  松本直树 ,  佐佐木信 ,  山本裕史

IPC: C30B33/00

Abstract: 碳化硅半导体装置的制造方法包括以下的工序。在包含碳化硅单晶基板和设置在碳化硅单晶基板上的碳化硅外延膜的碳化硅基板中，形成成为二维位置坐标的基准的基准标记。在形成基准标记之后，对碳化硅基板的基准标记形成面进行研磨和清洗中的至少任意一种。基于基准标记，确定碳化硅基板上的缺陷的位置坐标。在碳化硅基板上形成元件活性区域。基于基准标记，确定元件活性区域的位置坐标。将缺陷的位置坐标与元件活性区域的位置坐标建立关联，进行元件活性区域的优劣判定。

公开(公告)号：CN111051581A

公开(公告)日：2020-04-21

申请号：CN201880055130.1

申请日：2018-08-28

Applicant: 住友电气工业株式会社

Inventor： 堀勉 ,  宫濑贵也 ,  本家翼 ,  山本裕史 ,  冲田恭子

IPC: C30B29/36 ,  C30B25/20 ,  H01L21/20 ,  H01L21/205

Abstract: 本发明涉及一种碳化硅外延晶片，所述碳化硅外延晶片包含：4H多型的单晶碳化硅衬底，所述单晶碳化硅衬底具有相对于{0001}面以角度θ向 方向倾斜的主面；和形成在所述主面上的厚度为t的碳化硅外延层，其中所述单晶碳化硅衬底的直径大于或等于150mm，其中所述角度θ大于0°且小于或等于6°，其中在所述碳化硅外延层的表面中存在螺旋位错坑和距所述坑的距离为t/tanθ的对角线缺陷的一个以上的对，并且其中所述坑和所述对角线缺陷的对的密度小于或等于2对/cm2。

公开(公告)号：CN104885199A

公开(公告)日：2015-09-02

申请号：CN201380069381.2

申请日：2013-12-19

Applicant: 住友电气工业株式会社

Inventor： 山本裕史 ,  日吉透 ,  松川真治

IPC: H01L21/28 ,  H01L29/12 ,  H01L29/417 ,  H01L29/47 ,  H01L29/78 ,  H01L29/872

CPC classification number: H01L29/1608 ,  H01L21/0485 ,  H01L21/049 ,  H01L21/28 ,  H01L29/045 ,  H01L29/08 ,  H01L29/1075 ,  H01L29/12 ,  H01L29/417 ,  H01L29/41741 ,  H01L29/45 ,  H01L29/47 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/7813 ,  H01L29/7827 ,  H01L29/861 ,  H01L29/872

Abstract: 一种MOSFET包括：包括主表面(10A)的碳化硅衬底(10)，该主表面(10A)相对于{0001}面具有偏离角；和形成为与主表面(10A)接触的源电极(40)。在碳化硅衬底(10)与源电极(40)的接触界面的至少一部分处暴露基底表面(10C)。这种构造使得在MOSFET中抑制阈值电压变化。

公开(公告)号：CN108028181B

公开(公告)日：2022-03-01

申请号：CN201680052955.9

申请日：2016-08-10

Applicant: 住友电气工业株式会社

Inventor： 西口太郎 ,  斋藤雄 ,  山本裕史

IPC: H01L21/20 ,  H01L21/316

Abstract: 一种半导体堆叠体包括：衬底，其由碳化硅制成；以及外延层，其设置在所述衬底上并且由碳化硅制成。所述外延层的外延主表面是相对于c面具有4°或更小的偏离角的碳表面，所述外延主表面是与所述衬底相反的主表面。在所述外延主表面中形成有多个第一凹部，从平面图看时，所述第一凹部具有矩形周缘形状。在所述外延主表面中，在所述第一凹部中形成并且作为比所述第一凹部深的凹部的第二凹部的密度低于或等于10cm‑2。

公开(公告)号：CN108028181A

公开(公告)日：2018-05-11

申请号：CN201680052955.9

申请日：2016-08-10

Applicant: 住友电气工业株式会社

Inventor： 西口太郎 ,  斋藤雄 ,  山本裕史

IPC: H01L21/20 ,  H01L21/316

CPC classification number: H01L21/20

Abstract: 一种半导体堆叠体包括：衬底，其由碳化硅制成；以及外延层，其设置在所述衬底上并且由碳化硅制成。所述外延层的外延主表面是相对于c面具有4°或更小的偏离角的碳表面，所述外延主表面是与所述衬底相反的主表面。在所述外延主表面中形成有多个第一凹部，从平面图看时，所述第一凹部具有矩形周缘形状。在所述外延主表面中，在所述第一凹部中形成并且作为比所述第一凹部深的凹部的第二凹部的密度低于或等于10cm‑2。