-
公开(公告)号：CN103199026B
公开(公告)日：2017-04-19
申请号：CN201210006294.X
申请日：2012-01-10
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: H01L2224/48091 , H01L2924/00014
Abstract: 本发明涉及一种采用非对准键合工艺来制作TSV的电镀方法，其特征是利用晶圆带有两条平行切边的特点，将TSV晶圆与支撑晶圆带有金层的面相对、圆心重合但晶圆不重合后进行Au‑Au键合。键合后用铜导电胶带与电镀引线夹具连接实现TSV电镀填充。其工艺步骤为：在已刻蚀出TSV的TSV晶圆的背面和裸支撑晶圆的一面上分别先后溅射一层TiW和Au层；将TSV晶圆的Au层面与裸支撑晶圆的Au层面相对并且完全重合，然后将其中一片晶圆以圆心为中心旋转90度，另一片不动，然后在保证圆心重合后升温加压进行Au‑Au键合。然后用铜导电胶带分别贴住露出的四个切边部位的种子层，引到键合晶圆的正面，电镀引线夹具导电胶带接触实现TSV电镀填充，并将导电胶带撕掉去除。
-
公开(公告)号：CN103065985B
公开(公告)日：2015-04-22
申请号：CN201110324631.5
申请日：2011-10-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/60 , H01L21/768
Abstract: 本发明涉及一种双面布线封装的圆片级大厚度光敏BCB背面制作方法，其特征在于在制作好晶圆正面之后，在背面先进行表面处理，先涂覆BCB的增粘剂，再涂覆厚度大于20μm的光敏BCB，使用烘箱进行前烘，光刻后将BCB再次放入烘箱进行显影前软烘，根据显影检测工艺确定显影时间并显影，甩干或吹干，进行显影后软烘，最后放入烘箱进行固化，等离子体处理残胶。使用穿硅通孔TSB作为双面布线的连线，形成层间互连，层间互连是由背面光敏BCB光刻显形形成锥台形通孔。所述的方法适用于高频应用，运用这种方法，可在晶圆正面制造有源或无源器件之后，直接在背面BCB介质层上集成微波无源器件，而不占用晶圆正面的面积，不影响正面器件的性能，与集成电路工艺相兼容。
-
公开(公告)号：CN102241388B
公开(公告)日：2015-02-18
申请号：CN201110129333.0
申请日：2011-05-18
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提出了一种基于Chip to Wafer叠层方式的MEMS圆片级三维混合集成封装结构及方法，其特征在于通过玻璃浆料低温键合实现MEMS器件圆片和硅盖板圆片的键合，实现圆片级气密/真空封装，完成MEMS器件可动部件的保护；采用Chip to Wafer叠层方式在硅盖板圆片表面贴装互连ASIC等CMOS芯片，实现ASIC等CMOS芯片与MEMS器件圆片的三维混合集成；将分立的集成微系统贴装在低成本的有机基板上，采用引线键合方式完成CMOS芯片、MEMS器件和基板的多层互连，并采用围坝(Dam)方式灌注(Fill)低应力塑封料以保护集成微系统，提高环境可靠性。从而形成高密度、易加工、低成本、低应力和高可靠性的MEMS圆片级三维混合集成封装结构。
-
公开(公告)号：CN102723306B
公开(公告)日：2014-10-08
申请号：CN201210219229.5
申请日：2012-06-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/768 , H01L25/00 , H01L23/48
CPC classification number: H01L2224/16225 , H01L2924/1461 , H01L2924/00
Abstract: 本发明提供一种利用穿硅通孔的微波多芯片封装结构及其制作方法，该方法利用TSV实现双面集成的系统级封装结构，在需要集成MMIC芯片时，不必在布线之前就埋入衬底，其性能、可靠性、以及成品率将得到改善。同时，在制作过程中的注入腐蚀、释放和高温退火等工艺可以在MMIC集成之前使用，需要使用特殊工艺的元器件可以在衬底的另一面事先组装和集成。因而包括有源和无源器件、MEMS器件、以及光电器件等的衬底在集成MMIC之前可以很方便地大规模制造，并且工艺相对简单，成本降低，是目前极为先进、可靠的制造方法。
-
公开(公告)号：CN101834159B
公开(公告)日：2012-08-29
申请号：CN201010156047.9
申请日：2010-04-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/768
Abstract: 本发明涉及一种采用BCB辅助键合以实现穿硅通孔封装的制作工艺，其特征在于本发明利用有机物BCB低温键合的支撑晶圆辅助下将晶圆减薄后制作TSV封装(Through Silicon Via，穿硅通孔)的方法，所述的TSV封装的制作工艺步骤是：在裸支撑晶圆上溅射金属层，再涂覆一层BCB后进行光刻；TSV晶圆正面DRIE刻蚀出TSV阵列；支撑晶圆带有BCB的一面与TSV晶圆正面经对准后在键合机中进行BCB低温键合；将TSV晶圆减薄后制作TSV后续工艺。本发明提供的TSV封装制作工艺具有较高的可靠性，采用的设备和工艺均为半导体加工的常规工艺和设备。
-
Patent Agency Ranking
公开(公告)号：CN101704497B
公开(公告)日：2012-08-29
申请号：CN200910198656.8
申请日：2009-11-11
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种MEMS圆片级气密封装的单腐蚀槽结构及方法，其特征在于在硅盖板上，在玻璃浆料密封环落入的区域内有一条环状的腐蚀槽。所述的环状腐蚀槽的宽度为玻璃浆料密封环宽度的1.3-1.5倍。所述腐蚀槽的深度为8-12μm。所述的封装方法是先在丝网印刷前，硅盖板上用刻蚀工艺刻蚀出环状的腐蚀槽阵列，然后丝网印刷机定位印刷到硅盖板的单腐蚀槽内，然后与带有MEMS器件阵列的硅片实现键合。由于单腐蚀槽的结构严格限制了玻璃浆料的键合尺寸，因而大大提高气密封装的成品率。
-
公开(公告)号：CN102610539A
公开(公告)日：2012-07-25
申请号：CN201210015978.6
申请日：2012-01-18
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种利用集成pn结测量多芯片埋置型高密度封装芯片接面温度的方法，其特征在于在芯片接面即衬底上的埋置槽中分别掺杂磷和硼，利用pn结的导通电压随温度变化的特性来测量芯片接面温度。根据需要选择并控制掺杂剂量和结深。先在衬底上埋置槽内光刻出p型掺杂区并掺杂硼，然后再光刻形成n+掺杂区并掺杂磷，然后淀积金属，光刻腐蚀形成引线焊盘和金属布线。通过控制掺杂剂量和结深调节线性测温范围；通过pn结阵列可以实时获取芯片接面温度和热分布情况。本发明采用了喷胶光刻工艺来形成从埋置槽底部向硅圆片表面的爬坡引线。该工艺采用了光刻等于微电子工艺相兼容的工艺，工艺步骤简单，工艺周期较短。
-
公开(公告)号：CN101840856A
公开(公告)日：2010-09-22
申请号：CN201010156028.6
申请日：2010-04-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/302 , H01L21/60
Abstract: 本发明涉及封装制作晶圆TSV过程中所采用的腐蚀槽和工艺方法，其特征在于所述的腐蚀槽壁具有垂直的特征，腐蚀槽表面积为经光刻后涂覆的BCB的表面积的1.2-1.3倍，腐蚀槽的垂直槽壁的深度略小于涂覆的BCB厚度，BCB是涂覆在裸支撑晶圆上。涂覆的所述的腐蚀槽的制作材料是TSV晶圆。所述的TSV封装制作工艺步骤是：在裸支撑晶圆上溅射金属层，再涂覆一层BCB后进行光刻；TSV晶圆正面首先DRIE刻蚀出腐蚀槽，腐蚀槽位置与支撑晶圆上光刻后的BCB位置相对应，然后DRIE刻蚀TSV阵列；支撑晶圆带有BCB的一面与TSV晶圆的正面经对准后在键合机中键合，熔融BCB在延展过程中被腐蚀槽阻挡，该结构起到控制BCB的键合尺寸的作用。
-
公开(公告)号：CN103500729B
公开(公告)日：2015-10-14
申请号：CN201310492853.7
申请日：2013-10-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/768 , H01L23/48
CPC classification number: H01L2224/16225 , H01L2224/48091 , H01L2924/00014
Abstract: 本发明提供一种硅转接板结构及其圆片级制作方法，该方法至少包括以下步骤：S1：提供一硅圆片，采用湿法腐蚀在所述硅圆片正面及背面形成上下分布的至少一对凹槽；一对凹槽共用凹槽底部；S2：采用湿法腐蚀在所述凹槽底部中形成至少一个硅通孔；所述硅通孔由上下对称的上通孔及下通孔连接而成；所述上通孔及下通孔具有倾斜侧壁；S3：在所述硅通孔的侧壁表面形成通孔介质层；S4：在所述通孔介质层表面形成通孔金属层；S5：最后划片形成独立的硅转接板。本发明的硅转接板中，硅通孔具有倾斜侧壁，可以形成一孔多线结构，提高互连线密度；凹槽结构有利于实现更高密度的系统集成；本发明的制作方法还具有工艺难度低、适合于工业化生产的优点。
-
公开(公告)号：CN102610539B
公开(公告)日：2014-07-30
申请号：CN201210015978.6
申请日：2012-01-18
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种利用集成pn结测量多芯片埋置型高密度封装芯片接面温度的方法，其特征在于在芯片接面即衬底上的埋置槽中分别掺杂磷和硼，利用pn结的导通电压随温度变化的特性来测量芯片接面温度。根据需要选择并控制掺杂剂量和结深。先在衬底上埋置槽内光刻出p型掺杂区并掺杂硼，然后再光刻形成n+掺杂区并掺杂磷，然后淀积金属，光刻腐蚀形成引线焊盘和金属布线。通过控制掺杂剂量和结深调节线性测温范围；通过pn结阵列可以实时获取芯片接面温度和热分布情况。本发明采用了喷胶光刻工艺来形成从埋置槽底部向硅圆片表面的爬坡引线。该工艺采用了光刻等于微电子工艺相兼容的工艺，工艺步骤简单，工艺周期较短。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.044 seconds)
