-
公开(公告)号：CN105680107A
公开(公告)日：2016-06-15
申请号：CN201610150614.7
申请日：2016-03-16
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01M10/42 , H01L27/02 , H01L27/092
CPC classification number: H01L27/02 , H01L27/092 , H01M10/42
Abstract: 本发明提供一种基于SOI工艺的电池管理芯片电路，所述电池管理芯片电路包括高压多路选通器MUX、电压基准电路、Sigma-delta ADC（包括模拟调制器以及数字滤波器）、SPI通讯电路、以及功能控制电路与电压值寄存器。所述电池管理芯片电路为基于SOI高压工艺集成，尤其是所述电池管理芯片电路采用的高压MOS管为基于SOI工艺的高压MOS器件单元。另外，本发明重点突出了高压多路选通器MUX与Sigma-delta ADC的接口电路-斩波电路的设计，以阐述本发明采用SOI工艺设计与流片时会带来电路设计难度降低以及版图面积减小等诸多优势。
-
Patent Agency Ranking
公开(公告)号：CN105680107B
公开(公告)日：2018-09-25
申请号：CN201610150614.7
申请日：2016-03-16
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01M10/42 , H01L27/02 , H01L27/092
Abstract: 本发明提供一种基于SOI工艺的电池管理芯片电路，所述电池管理芯片电路包括高压多路选通器MUX、电压基准电路、Sigma‑delta ADC（包括模拟调制器以及数字滤波器）、SPI通讯电路、以及功能控制电路与电压值寄存器。所述电池管理芯片电路为基于SOI高压工艺集成，尤其是所述电池管理芯片电路采用的高压MOS管为基于SOI工艺的高压MOS器件单元。另外，本发明重点突出了高压多路选通器MUX与Sigma‑delta ADC的接口电路‑斩波电路的设计，以阐述本发明采用SOI工艺设计与流片时会带来电路设计难度降低以及版图面积减小等诸多优势。
-
公开(公告)号：CN104298294B
公开(公告)日：2016-02-24
申请号：CN201310306045.7
申请日：2013-07-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G05F1/567
Abstract: 本发明提供一种带有修调的高阶曲率补偿基准电压源。该高阶曲率补偿基准电压源至少包括：用于基于晶体管及电阻来产生一阶补偿电流的第一电流产生电路；包括第一可调电阻网络且与所述第一电流产生电路串联以便产生参考电压的第一电阻电路；用于产生高阶补偿电流至所述第一电阻电路以实现曲率补偿的曲率补偿电路；以及包括第二可调电阻网络且用于对所述参考电压进行分压以输出基准电压的第二电阻电路。本发明能使电压基准源的温度特性曲线在整个工作温度范围内具有多个极值，显著提高电压基准源的精度。
-
公开(公告)号：CN104298294A
公开(公告)日：2015-01-21
申请号：CN201310306045.7
申请日：2013-07-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G05F1/567
Abstract: 本发明提供一种带有修调的高阶曲率补偿基准电压源。该高阶曲率补偿基准电压源至少包括：用于基于晶体管及电阻来产生一阶补偿电流的第一电流产生电路；包括第一可调电阻网络且与所述第一电流产生电路串联以便产生参考电压的第一电阻电路；用于产生高阶补偿电流至所述第一电阻电路以实现曲率补偿的曲率补偿电路；以及包括第二可调电阻网络且用于对所述参考电压进行分压以输出基准电压的第二电阻电路。本发明能使电压基准源的温度特性曲线在整个工作温度范围内具有多个极值，显著提高电压基准源的精度。
-
公开(公告)号：CN105827224A
公开(公告)日：2016-08-03
申请号：CN201610150613.2
申请日：2016-03-16
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K17/687
CPC classification number: H03K17/687
Abstract: 本发明提供一种高压模拟集成开关电路，包括并联的第一、第二模拟子开关，所述第一模拟子开关包括第一n型DMOS管、第二n型DMOS管及第一驱动电路，所述第一n型DMOS管的源极连接第二n型DMOS管的源极，漏极连接电路输入端，栅极连接第一驱动电路，所述第二n型DMOS管的漏极连接电路输出端，栅极连接第一驱动电路；所述第二模拟子开关包括第一p型DMOS管、第二p型DMOS管、第二驱动电路及第三驱动电路；所述第一p型DMOS管的漏极连接第二p型DMOS管的漏极，源极连接电路输入端，栅极连接第二驱动电路，所述第二p型DMOS管的源极连接电路输出端，栅极连接第三驱动电路。本发明的控制电路与信号通路不直接连通，抗干扰能力强，本发明的开关电路可以实现轨到轨输出。
-
公开(公告)号：CN105827224B
公开(公告)日：2018-09-25
申请号：CN201610150613.2
申请日：2016-03-16
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K17/687
Abstract: 本发明提供一种高压模拟集成开关电路，包括并联的第一、第二模拟子开关，所述第一模拟子开关包括第一n型DMOS管、第二n型DMOS管及第一驱动电路，所述第一n型DMOS管的源极连接第二n型DMOS管的源极，漏极连接电路输入端，栅极连接第一驱动电路，所述第二n型DMOS管的漏极连接电路输出端，栅极连接第一驱动电路；所述第二模拟子开关包括第一p型DMOS管、第二p型DMOS管、第二驱动电路及第三驱动电路；所述第一p型DMOS管的漏极连接第二p型DMOS管的漏极，源极连接电路输入端，栅极连接第二驱动电路，所述第二p型DMOS管的源极连接电路输出端，栅极连接第三驱动电路。本发明的控制电路与信号通路不直接连通，抗干扰能力强，本发明的开关电路可以实现轨到轨输出。
-
-
-
-
-
Search Results
6
records
(took 0.037 seconds)
