公开(公告)号：CN101090125A

公开(公告)日：2007-12-19

申请号：CN200710110028.0

申请日：2007-06-12

Applicant: 三菱电机株式会社

Inventor： 永田一志 ,  今村卓司

IPC: H01L27/12 ,  G02F1/1362

CPC classification number: H01L27/124 ,  G02F1/133555 ,  G02F1/1362 ,  G02F2201/123 ,  G02F2202/104 ,  H01L27/1255

Abstract: 本发明提供一种减少LTPS TFT的构图步骤数的有源矩阵显示装置。本发明的有源矩阵显示装置包括：具有形成在绝缘衬底(1)上的源极区域(2a)、漏极区域(2c)及沟道区域(2b)的多晶硅层(2)；形成在多晶硅层(2)上的栅极绝缘层(4)；形成在栅极绝缘层(4)上的栅电极(5)；形成在栅电极(5)上的层间绝缘层(7)；通过设置在层间绝缘层(7)上的接触孔(12)与源极区域(2a)及漏极区域(2c)连接的布线层(9)。而且，由形成在绝缘衬底(1)上的第一像素电极(3a)、栅极绝缘层(4)及形成在与栅电极(5)相同层上的电容器上部电极(6)构成电容器。

公开(公告)号：CN101118913A

公开(公告)日：2008-02-06

申请号：CN200710141925.8

申请日：2007-08-03

Applicant: 三菱电机株式会社

Inventor： 永田一志 ,  竹口彻

IPC: H01L27/12 ,  H01L23/522 ,  H01L21/84 ,  H01L21/768 ,  G02F1/1362

CPC classification number: G02F1/1368 ,  H01L27/124 ,  H01L27/1255 ,  H01L29/41733 ,  H01L29/42384 ,  H01L29/458 ,  H01L29/4908

Abstract: 以简易的结构提供抑制了以晶体硅层作为沟道活性层的薄膜晶体管的特性偏差的显示装置。本发明一实施例的显示装置设有：形成在绝缘基板(1)上的多晶硅层(2)；在绝缘基板(1)上的多晶硅层(2)的源区(2a)及漏区(2c)上形成的包含源线的布线层(3)；在多晶硅层(2)及布线层(3)上形成的栅绝缘层(4)；包含栅线、对应于多晶硅层(2)的沟道区(2b)形成的栅电极(5)及对应于布线层(3)的一部分形成的电容器电极(6)的在栅绝缘层(4)上形成的栅电极层(11)；在栅电极层(11)上形成的层间绝缘层(7)；在层间绝缘层(7)上形成的、通过设在栅绝缘层(4)及层间绝缘层(7)的接触孔(9)连接至漏区(2c)的包含像素电极的像素电极层(8)。

公开(公告)号：CN101267003B

公开(公告)日：2012-07-11

申请号：CN200810085364.9

申请日：2008-03-14

Applicant: 三菱电机株式会社

Inventor： 永田一志 ,  中川直纪

IPC: H01L29/786 ,  H01L27/12 ,  H01L23/522 ,  H01L21/336 ,  H01L21/84 ,  H01L21/768 ,  G02F1/1362

CPC classification number: H01L29/78606 ,  H01L27/1248 ,  H01L29/66765

Abstract: 提供TFT特性良好的薄膜晶体管、使用该薄膜晶体管的显示装置及其制造方法。本发明的薄膜晶体管(TFT108)具有：栅电极(2)；以覆盖栅电极(2)的方式形成的栅极绝缘膜(3)；隔着栅极绝缘膜(3)形成在栅电极(2)上并且具有沟道区域(4b)的半导体层(4)、(5)；与半导体层(4)、(5)连接的区域的至少一部分配置在与栅电极(2)重叠的位置上的源电极(6a)以及漏电极(6b)；第一上部绝缘膜(7)，以覆盖半导体层(4)、(5)、源电极(6a)以及漏电极(6b)的方式形成，与半导体层(4)、(5)的沟道区域(4b)直接接触，利用热处理释放水分；以覆盖第一上部绝缘膜(7)的方式抑制水分扩散的第二上部绝缘膜(8)。

公开(公告)号：CN1988164A

公开(公告)日：2007-06-27

申请号：CN200610170163.X

申请日：2006-12-22

Applicant: 三菱电机株式会社

Inventor： 永田一志 ,  伊藤康悦

IPC: H01L27/12 ,  H01L23/522 ,  H01L29/786 ,  H01L29/43 ,  H01L21/84 ,  H01L21/768 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L27/124 ,  H01L27/1255 ,  H01L29/41733 ,  H01L29/458

Abstract: 在TFT的层间绝缘膜的下层开设达到由较薄的多晶硅膜构成的源极区域或漏极区域的接触孔时，若穿透多晶硅膜，则在接触孔底部不会残留多晶硅膜，故连接电阻增大。此外，在保持电容的下部电极由多晶硅膜构成时，为了使该膜低电阻化，需要高掺杂量的掺杂工艺，故导致生产率显著降低。形成覆盖在衬底(1)上以岛状形成的多晶硅膜(3)的源极区域(3a)以及漏极区域(3b)的至少一部分的金属膜(4)之后，形成栅极绝缘膜(5)、栅电极(6)、层间绝缘膜(7)，在金属膜(4)的上部开设接触孔(8)。并且，在形成金属膜(4)时，延伸到保持电容的位置，由此，使金属膜(4)成为保持电容的下部电极。

公开(公告)号：CN101118913B

公开(公告)日：2011-01-19

申请号：CN200710141925.8

申请日：2007-08-03

Applicant: 三菱电机株式会社

Inventor： 永田一志 ,  竹口彻

IPC: H01L27/12 ,  H01L23/522 ,  H01L21/84 ,  H01L21/768 ,  G02F1/1362

CPC classification number: G02F1/1368 ,  H01L27/124 ,  H01L27/1255 ,  H01L29/41733 ,  H01L29/42384 ,  H01L29/458 ,  H01L29/4908

Abstract: 以简易的结构提供抑制了以晶体硅层作为沟道活性层的薄膜晶体管的特性偏差的显示装置。本发明一实施例的显示装置设有：形成在绝缘基板(1)上的多晶硅层(2)；在绝缘基板(1)上的多晶硅层(2)的源区(2a)及漏区(2c)上形成的包含源线的布线层(3)；在多晶硅层(2)及布线层(3)上形成的栅绝缘层(4)；包含栅线、对应于多晶硅层(2)的沟道区(2b)形成的栅电极(5)及对应于布线层(3)的一部分形成的电容器电极(6)的在栅绝缘层(4)上形成的栅电极层(11)；在栅电极层(11)上形成的层间绝缘层(7)；在层间绝缘层(7)上形成的、通过设在栅绝缘层(4)及层间绝缘层(7)的接触孔(9)连接至漏区(2c)的包含像素电极的像素电极层(8)。

公开(公告)号：CN101110432A

公开(公告)日：2008-01-23

申请号：CN200710136637.3

申请日：2007-07-18

Applicant: 三菱电机株式会社

Inventor： 永田一志 ,  中川直纪 ,  今村卓司

IPC: H01L27/12 ,  H01L29/786 ,  H01L29/36 ,  H01L21/84 ,  H01L21/336

CPC classification number: H01L29/78696 ,  H01L27/1296 ,  H01L29/66757 ,  H01L29/78612 ,  H01L29/78621 ,  H01L29/78624

Abstract: 本发明提供性能稳定的薄膜晶体管阵列基板、其制造方法及显示装置。本发明的一种形态的薄膜晶体管阵列基板是一种具备半导体层(22)和栅电极(24)的薄膜晶体管阵列基板，该半导体层(22)具有形成在绝缘基板(21)上的第1导电型的源极区域(221)、第1导电型的漏极区域(222)以及配置在源极区域(221)和漏极区域(222)之间的沟道区域(223)，该栅电极(24)则隔着栅极绝缘膜(23)配置在沟道区域(223)的对面；沟道区域(223)含有在膜厚方向上以预定分布导入的第2导电型杂质；在沟道区域(223)与绝缘基板(21)的界面附近或绝缘基板(21)一侧具有第2导电型杂质的最大浓度点。

公开(公告)号：CN101267003A

公开(公告)日：2008-09-17

申请号：CN200810085364.9

申请日：2008-03-14

Applicant: 三菱电机株式会社

Inventor： 永田一志 ,  中川直纪

IPC: H01L29/786 ,  H01L27/12 ,  H01L23/522 ,  H01L21/336 ,  H01L21/84 ,  H01L21/768 ,  G02F1/1362

CPC classification number: H01L29/78606 ,  H01L27/1248 ,  H01L29/66765

Abstract: 提供TFT特性良好的薄膜晶体管、使用该薄膜晶体管的显示装置及其制造方法。本发明的薄膜晶体管(TFT108)具有：栅电极(2)；以覆盖栅电极(2)的方式形成的栅极绝缘膜(3)；隔着栅极绝缘膜(3)形成在栅电极(2)上并且具有沟道区域(4b)的半导体层(4)、(5)；与半导体层(4)、(5)连接的区域的至少一部分配置在与栅电极(2)重叠的位置上的源电极(6a)以及漏电极(6b)；第一上部绝缘膜(7)，以覆盖半导体层(4)、(5)、源电极(6a)以及漏电极(6b)的方式形成，与半导体层(4)、(5)的沟道区域(4b)直接接触，利用热处理释放水分；以覆盖第一上部绝缘膜(7)的方式抑制水分扩散的第二上部绝缘膜(8)。

公开(公告)号：CN101123276A

公开(公告)日：2008-02-13

申请号：CN200710140718.0

申请日：2007-08-09

Applicant: 三菱电机株式会社

Inventor： 永田一志 ,  远藤厚志 ,  由良信介

IPC: H01L29/786 ,  H01L29/423 ,  H01L29/51 ,  H01L27/12 ,  H01L21/336 ,  H01L21/28 ,  H01L21/84 ,  G02F1/1362

CPC classification number: H01L29/4908 ,  H01L27/1248 ,  H01L29/66757 ,  H01L29/78606 ,  H01L29/78675

Abstract: 本发明提供一种可靠性高、性能稳定的薄膜晶体管阵列基板及其制造方法。本发明的薄膜晶体管阵列基板具备：形成在绝缘基板(1)上并具有预定的图案形状的多晶硅层(2)；设置在绝缘基板(1)和多晶硅层(2)的表面上、表面成为与多晶硅层(2)的表面相同的抛光面的第1栅极绝缘膜(31)；覆盖着多晶硅层(2)和第1栅极绝缘膜(31)而形成的第2栅极绝缘膜(32)。

公开(公告)号：CN101034718A

公开(公告)日：2007-09-12

申请号：CN200710085728.9

申请日：2007-03-08

Applicant: 三菱电机株式会社

Inventor： 永田一志 ,  坂本孝雄 ,  中川直纪

IPC: H01L29/786 ,  H01L27/12 ,  H01L23/532 ,  H01L21/336 ,  H01L21/31 ,  H01L21/84 ,  H01L21/768

CPC classification number: H01L29/4908 ,  H01L27/1248 ,  H01L29/66757 ,  H01L29/78636

Abstract: 本发明提供一种能够谋求降低薄膜晶体管的性能分散的薄膜晶体管装置及其制造方法。本发明的薄膜晶体管装置具有：薄膜晶体管，在绝缘衬底(1)上具有包括源极区域(2a)、漏极区域(2b)以及沟道区域(2c)的硅层(2)、栅极绝缘层(3)、栅电极(4)；层间绝缘层(5)，覆盖薄膜晶体管；布线(7)，通过设置在所述层间绝缘层(5)上的接触孔(6)与所述源极区域(2a)、漏极区域(2b)以及栅电极(4)电连接。具有覆盖布线(7)以及层间绝缘层(5)、用于缓和布线(7)以及层间绝缘层(5)的表面凹凸的第一上部绝缘层(8a)和覆盖第一上部绝缘层(8a)的第二上部绝缘层(8b)，第二上部绝缘层(8b)的氢扩散系数比第一上部绝缘层(8a)的氢扩散系数小。