公开(公告)号：CN115799168A

公开(公告)日：2023-03-14

申请号：CN202211095057.5

申请日：2022-09-05

Applicant: 三星电子株式会社

Inventor： A.D.李 ,  H.辛卡 ,  何铭 ,  南瑞祐 ,  安商熏

IPC: H01L21/768

Abstract: 提供了包括通路的集成电路器件及形成该集成电路器件的方法。该方法可以包括在基板上形成导电线结构。导电线结构可以包括第一绝缘层和在第一绝缘层中的导电线堆叠，并且导电线堆叠可以包括堆叠在基板上的导电线和掩模层。该方法还可以包括：通过去除掩模层而在第一绝缘层中形成凹槽，该凹槽暴露导电线；在第一绝缘层上和第一绝缘层的凹槽中形成蚀刻停止层以及然后形成第二绝缘层；以及形成延伸穿过第二绝缘层和蚀刻停止层并接触导电线的导电通路。

公开(公告)号：CN116230641A

公开(公告)日：2023-06-06

申请号：CN202211490750.2

申请日：2022-11-25

Applicant: 三星电子株式会社

Inventor： 何铭 ,  河大元 ,  H.辛卡 ,  朴宰贤 ,  M.萨雷姆 ,  R.帕克

IPC: H01L21/8238 ,  H01L27/092

Abstract: 提供了集成电路器件和形成该集成电路器件的方法。该方法可以包括提供初步晶体管堆叠，该初步晶体管堆叠包括在衬底上的上牺牲层、在衬底和上牺牲层之间的上有源区、在衬底和上有源区之间的下牺牲层、以及在衬底和下牺牲层之间的下有源区。该方法还可以包括：在下有源区的相应的相反侧表面上形成下源极/漏极区；在下源极/漏极区的第一下源极/漏极区上形成初步覆盖层，初步覆盖层包括半导体材料；将初步覆盖层转变为包括绝缘材料的覆盖层；以及在上有源区的相应的相反侧表面上形成上源极/漏极区。

公开(公告)号：CN115939139A

公开(公告)日：2023-04-07

申请号：CN202211159315.1

申请日：2022-09-22

Applicant: 三星电子株式会社

Inventor： 尹承灿 ,  黄寅灿 ,  曹健浩 ,  任廷爀 ,  洪炳鹤 ,  徐康一 ,  何铭 ,  朴宰贤 ,  M.萨雷米 ,  R.帕克 ,  H.辛卡 ,  河大元

IPC: H01L27/088 ,  H01L21/8234

Abstract: 提供了晶体管器件。一种晶体管器件包括衬底。该晶体管器件包括在衬底上具有下栅极和下沟道区的下晶体管。该晶体管器件包括具有上栅极和上沟道区的上晶体管。下晶体管在上晶体管和衬底之间。晶体管器件包括隔离区，该隔离区将下晶体管的下沟道区与上晶体管的上沟道区分开。此外，下晶体管的下栅极接触上晶体管的上栅极。还提供了形成晶体管器件的相关方法。