公开(公告)号：CN118053859A

公开(公告)日：2024-05-17

申请号：CN202311455664.2

申请日：2023-11-03

Applicant: 三星电子株式会社

Inventor： 赵㲼济 ,  金导玄 ,  吴昇龙

IPC: H01L25/065 ,  H01L23/31 ,  H01L23/00 ,  H01L23/538 ,  H10B80/00

Abstract: 提供了一种半导体封装。该半导体封装包括：衬底；第一芯片结构，其位于衬底上且在第一方向上具有第一厚度；第二芯片结构，其沿与第一方向垂直的第二方向与第一芯片结构相邻地位于衬底上，并且沿第一方向具有第二厚度；第三芯片结构，其位于衬底上并且在与第二方向垂直的第三方向上与第一芯片结构和第二芯片结构相邻；和封装剂，其覆盖第一芯片结构、第二芯片结构和第三芯片结构，其中，第三芯片结构包括下芯片结构和上芯片结构，该下芯片结构在第三方向上交叠于第一芯片结构与第二芯片结构之间的空间的第一部分，该上芯片结构位于下芯片结构上，使得所述空间的第二部分在第三方向上暴露。

公开(公告)号：CN119317119A

公开(公告)日：2025-01-14

申请号：CN202410395508.X

申请日：2024-04-02

Applicant: 三星电子株式会社

Inventor： 金孝恩 ,  李学宣 ,  金导玄 ,  徐善京 ,  赵汊济

IPC: H10B80/00 ,  H01L25/065 ,  H01L23/538 ,  H01L21/56 ,  H01L21/60

Abstract: 本公开涉及半导体封装件以及制造半导体封装件的方法。示例性半导体封装件包括：第一半导体管芯，所述第一半导体管芯包括第一基板和位于所述第一基板上的第一接合层；第二半导体管芯，所述第二半导体管芯设置在所述第一半导体管芯上，所述第二半导体管芯包括第二基板和位于所述第二基板下方的第二接合层；以及氧化硅层，所述氧化硅层插入在所述第一半导体管芯与所述第二半导体管芯之间，其中，在所述氧化硅层中设置有至少一个孔，并且所述至少一个孔的高度为#imgabs0#至2nm。

公开(公告)号：CN119695039A

公开(公告)日：2025-03-25

申请号：CN202410532426.5

申请日：2024-04-29

Applicant: 三星电子株式会社

Inventor： 金导玄 ,  金永善 ,  金柱贤 ,  金孝恩 ,  徐善京 ,  李学宣

IPC: H01L25/07 ,  H01L25/18 ,  H01L23/31 ,  H01L23/48

Abstract: 一种半导体封装可以包括第一介电结构、在该第一介电结构中的第一焊盘、设置在该第一介电结构上的第一半导体芯片、以及电连接到该第一焊盘的凸块。第一半导体芯片包括：第一衬底；第一芯片介电层，与第一介电结构接触；以及第一芯片焊盘，与第一焊盘的顶表面接触。第一焊盘可以设置在凸块与第一半导体芯片的第一芯片焊盘之间。第一焊盘可以包括第一导电层和被第一导电层覆盖的第二导电层。凸块可以被定位为相比于距第二导电层的距离更靠近第一导电层。

公开(公告)号：CN118538707A

公开(公告)日：2024-08-23

申请号：CN202311385735.6

申请日：2023-10-24

Applicant: 三星电子株式会社

Inventor： 徐善京 ,  金导玄 ,  金永善 ,  金柱贤 ,  金孝恩 ,  河政旿

IPC: H01L23/538 ,  H01L21/60

Abstract: 根据实施例的半导体结构可以包括：互连结构，在基板上；层间介电层，在互连结构上；第一导电焊盘，在层间介电层内并与互连结构电耦接；第二导电焊盘，在层间介电层内并与互连结构电解耦；第一过孔插塞，在层间介电层内；以及接合结构，在层间介电层上并包括第一接合焊盘、多个第二接合焊盘、以及接合介电层，其中，第一接合焊盘电耦接到第一过孔插塞，多个第二接合焊盘中的一些第二接合焊盘在竖直方向上与第一导电焊盘间隔开，并且多个第二接合焊盘中的其他第二接合焊盘在竖直方向上与第二导电焊盘间隔开。

公开(公告)号：CN119947124A

公开(公告)日：2025-05-06

申请号：CN202411220721.3

申请日：2024-09-02

Applicant: 三星电子株式会社

Inventor： 李学宣 ,  金导玄 ,  金永善 ,  金柱贤 ,  金孝恩 ,  徐善京 ,  赵汊济

IPC: H10B80/00 ,  H01L23/498 ,  H01L23/31

Abstract: 一种半导体芯片，包括：衬底；衬底上的多个上焊盘，该多个上焊盘包括第一组上焊盘和第二组上焊盘；缓冲层，覆盖第一组上焊盘的侧表面；以及绝缘层，在衬底上围绕第二组上焊盘的侧表面和缓冲层的侧表面，其中，缓冲层包括第一材料，该第一材料的第一杨氏模量小于多个上焊盘中的第二材料的第二杨氏模量。

公开(公告)号：CN118053839A

公开(公告)日：2024-05-17

申请号：CN202311247961.8

申请日：2023-09-25

Applicant: 三星电子株式会社

Inventor： 赵汊济 ,  金导玄 ,  吴昇龙

IPC: H01L23/498 ,  H01L25/16 ,  H01L23/31 ,  H01L23/48

Abstract: 公开了一种半导体封装，包括：衬底；第一半导体芯片，在衬底上并包括第一半导体芯片中的通孔和在第一半导体芯片的上部上的多个第一接合焊盘；第二半导体芯片，在第一半导体芯片上并包括在第二半导体芯片的下部上的多个第二接合焊盘；以及导电柱，在衬底的顶表面与第二半导体芯片的底表面之间并与第一半导体芯片横向间隔开。第一接合焊盘与第二接合焊盘接触。第二半导体芯片在第一方向上的宽度大于第一半导体芯片在第一方向上的宽度，所述第一方向与由衬底的底表面限定的平面平行。