公开(公告)号：CN114068685A

公开(公告)日：2022-02-18

申请号：CN202110589033.4

申请日：2021-05-28

Applicant: 三星电子株式会社

Inventor： 金慧元 ,  魏胄滢 ,  尹成美 ,  任桐贤 ,  李相运 ,  林兑旭 ,  蔡教锡

IPC: H01L29/423 ,  H01L27/108

Abstract: 提供了一种半导体装置。所述半导体装置包括：基底，包括凹部；栅极绝缘层，位于凹部的表面上；第一栅极图案，位于栅极绝缘层上，并且填充凹部的下部；第二栅极图案，在凹部中位于第一栅极图案上，并且包括具有与第一栅极图案的逸出功不同的逸出功的材料；盖绝缘图案，位于第二栅极图案上，并且填充凹部的上部；泄漏阻挡氧化物层，在凹部在第一栅极图案的上表面上方的上侧壁处位于栅极绝缘层上，并且接触盖绝缘图案的侧壁；以及杂质区，位于基底中并且与凹部的上侧壁相邻，每个杂质区具有比第一栅极图案的上表面高的下表面。

公开(公告)号：CN117881181A

公开(公告)日：2024-04-12

申请号：CN202311174131.7

申请日：2023-09-12

Applicant: 三星电子株式会社

Inventor： 李进成 ,  林兑旭 ,  金志勋 ,  蔡教锡

IPC: H10B12/00

Abstract: 提供了半导体存储器件。所述半导体存储器件包括：衬底，包括第一源极/漏极区和第二源极/漏极区；沟槽，位于所述第一源极/漏极区与所述第二源极/漏极区之间并且形成在所述衬底中；单元栅极绝缘层，位于所述沟槽的侧壁和底表面上；单元栅电极，位于所述单元栅极绝缘层上；功函数控制图案，位于所述单元栅电极上，包括第一导电类型的杂质；以及单元栅极覆盖图案，位于所述功函数控制图案上。所述功函数控制图案包括半导体材料。所述功函数控制图案包括第一区域和位于所述第一区域与所述单元栅电极之间的第二区域。所述第一区域中的所述第一导电类型的杂质的浓度大于所述第二区域中的所述第一导电类型的杂质的浓度。

公开(公告)号：CN119155999A

公开(公告)日：2024-12-17

申请号：CN202410758277.4

申请日：2024-06-13

Applicant: 三星电子株式会社

Inventor： 蔡教锡 ,  林兑旭 ,  李进成 ,  崔曦才 ,  韩正勋 ,  姜秉河 ,  慎奎泽 ,  郑信友

IPC: H10B12/00 ,  H01L29/423

Abstract: 一种半导体存储器件包括：衬底，包括限定有源区的器件隔离膜；以及在包括第一区域和第二区域的沟槽中的单元栅极结构，单元栅极结构延伸以与有源区交叉，单元栅极结构中的每个包括沿着沟槽的内侧壁延伸的单元栅极绝缘层、在沟槽的第一区域中在单元栅极绝缘层的侧壁上的第一栅极电介质膜、在沟槽的第二区域中在单元栅极绝缘层的侧壁上的第二栅极电介质膜、以及单元栅极电极结构，包括在第一区域中在第一栅极电介质膜的侧壁上的第一栅极电极层和在第二区域中在第二栅极电介质膜的侧壁上的第二栅极电极层。

公开(公告)号：CN118368889A

公开(公告)日：2024-07-19

申请号：CN202311804599.X

申请日：2023-12-26

Applicant: 三星电子株式会社

Inventor： 林兑旭 ,  李进成 ,  蔡教锡

IPC: H10B12/00

Abstract: 一种半导体器件可以包括：衬底，其包括单元区和外围电路区；位于衬底的单元区中的第一栅极结构，第一栅极结构在平行于衬底的上表面的第一方向上延伸；位线结构，其位于衬底的单元区上，位线结构在垂直于第一方向且平行于衬底的上表面的第二方向上延伸；第二栅极结构，其位于衬底的外围电路区上；位于位线结构之间的接触插塞结构，接触插塞结构接触衬底；位于衬底的外围电路区上的第一导电结构，第一导电结构电连接到衬底的外围电路区；位于第一导电结构之间的第一上绝缘结构，第一上绝缘结构包括第一上绝缘图案以及包围第一上绝缘图案的底部和侧壁的氢扩散绝缘图案；以及位于接触插塞结构的上部部分之间的第二上绝缘图案。

公开(公告)号：CN111354726A

公开(公告)日：2020-06-30

申请号：CN201910766600.1

申请日：2019-08-20

Applicant: 三星电子株式会社

Inventor： 蔡教锡 ,  林兑旭 ,  卢弦均 ,  李元锡

IPC: H01L27/108

Abstract: 公开了一种存储器装置，所述存储器装置包括：基底，包括彼此隔开的第一有源区域和第二有源区域；器件隔离膜，位于基底上，器件隔离膜限定第一有源区域和第二有源区域；以及埋入字线结构，穿过第一有源区域与第二有源区域之间的低介电区域，其中，埋入字线结构包括栅电极和栅极绝缘层，栅电极位于栅极沟槽中，栅极绝缘层位于栅电极的在低介电区域的外部的部分与栅极沟槽之间，并且其中，气隙设置在栅电极的在低介电区域内的部分与栅极沟槽之间。

公开(公告)号：CN116419565A

公开(公告)日：2023-07-11

申请号：CN202310024066.3

申请日：2023-01-09

Applicant: 三星电子株式会社

Inventor： 罗载元 ,  李盛三 ,  林兑旭 ,  姜秉河 ,  金刚泫

IPC: H10B12/00

Abstract: 提供了一种半导体器件。所述半导体器件包括：基底，包括第一有源区域和第二有源区域；位线结构，在基底上沿一个方向延伸，位线结构电连接到第一有源区域；存储节点接触件，在位线结构的侧壁上，存储节点接触件电连接到第二有源区域；间隔件结构，在位线结构和存储节点接触件之间；接合垫，在存储节点接触件上，接合垫与间隔件结构的侧壁接触；以及电容器结构，电连接到接合垫，其中，间隔件结构包括顺序地堆叠在位线结构的侧壁上的第一间隔件、第二间隔件、第三间隔件和第四间隔件，第二间隔件是空气间隔件，并且第三间隔件的厚度小于第一间隔件的厚度。