-
公开(公告)号:CN103219718A
公开(公告)日:2013-07-24
申请号:CN201310016652.X
申请日:2013-01-16
Applicant: 三星电子株式会社
Abstract: 一种静电放电(ESD)保护电路,包括:第一电源线;第二电源线;地线;两个堆叠的晶体管,串联在第一电源线和地线之间;第一电阻,连接在所述第一电源线和第一节点之间;第一晶体管和电容器,串联连接在所述第一节点和所述地线之间;第二晶体管,连接在所述第二电源线和第二节点之间;第三晶体管,连接在所述第一电源线和第三节点之间;反相器,连接在所述第三节点和地线之间,并且具有连接到所述第二节点的输入;第四晶体管,连接到所述第一电源线,并且具有连接到所述第二节点的栅极;第五晶体管,连接在所述第二电源线和所述第三节点之间,并且具有连接到所述第四晶体管的一端的栅极。
-
公开(公告)号:CN100459117C
公开(公告)日:2009-02-04
申请号:CN200410098174.2
申请日:2004-08-27
Applicant: 三星电子株式会社
IPC: H01L23/60
CPC classification number: H01L27/0251
Abstract: 本发明提供了一种具有输入/输出静电释放(I/O ESD)保护单元的集成电路装置。这种集成电路装置包括一种I/O ESD保护单元,其中该I/O ESD保护单元包括连接在I/O衬垫和VDD线之间的VDDESD保护部件、连接在I/O衬垫和Vss线之间的接地电压(Vss)ESD保护部件以及连接在VDD线和Vss线之间的电源箝位部件,并且I/O ESD保护单元中的VDDESD保护部件、电源箝位部件以及Vss ESD保护部件之间相互位置邻近,从而它们能连成一条直线,或部分重叠。
-
公开(公告)号:CN104103689A
公开(公告)日:2014-10-15
申请号:CN201410143763.1
申请日:2014-04-10
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L21/823814 , H01L21/02529 , H01L21/02532 , H01L21/266 , H01L21/76805 , H01L21/76895 , H01L21/823821 , H01L21/823871 , H01L23/535 , H01L27/0288 , H01L27/0886 , H01L27/0924 , H01L27/1104 , H01L27/1116 , H01L29/0847 , H01L29/1608 , H01L29/161 , H01L29/165 , H01L29/66795 , H01L29/7848
Abstract: 本发明提供了半导体器件及其制造方法。在一个实施方式中,半导体器件包括:至少一个有源鳍,从衬底突出;第一栅电极,交叉有源鳍;第一杂质区,形成在位于第一栅电极的第一侧的有源鳍上。第一杂质区的至少一部分形成在有源鳍上的第一外延层部分中。第二杂质区形成在位于第一栅电极的第二侧的有源鳍上。第二杂质区具有不形成在外延层中的至少一部分。
-
公开(公告)号:CN104103689B
公开(公告)日:2018-12-04
申请号:CN201410143763.1
申请日:2014-04-10
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供了半导体器件及其制造方法。在一个实施方式中,半导体器件包括:至少一个有源鳍,从衬底突出;第一栅电极,交叉有源鳍;第一杂质区,形成在位于第一栅电极的第一侧的有源鳍上。第一杂质区的至少一部分形成在有源鳍上的第一外延层部分中。第二杂质区形成在位于第一栅电极的第二侧的有源鳍上。第二杂质区具有不形成在外延层中的至少一部分。
-
公开(公告)号:CN103219718B
公开(公告)日:2017-05-31
申请号:CN201310016652.X
申请日:2013-01-16
Applicant: 三星电子株式会社
Abstract: 一种静电放电(ESD)保护电路,包括:第一电源线;第二电源线;地线;两个堆叠的晶体管,串联在第一电源线和地线之间;第一电阻,连接在所述第一电源线和第一节点之间;第一晶体管和电容器,串联连接在所述第一节点和所述地线之间;第二晶体管,连接在所述第二电源线和第二节点之间;第三晶体管,连接在所述第一电源线和第三节点之间;反相器,连接在所述第三节点和地线之间,并且具有连接到所述第二节点的输入;第四晶体管,连接到所述第一电源线,并且具有连接到所述第二节点的栅极;第五晶体管,连接在所述第二电源线和所述第三节点之间,并且具有连接到所述第四晶体管的一端的栅极。
-
公开(公告)号:CN1607664A
公开(公告)日:2005-04-20
申请号:CN200410098174.2
申请日:2004-08-27
Applicant: 三星电子株式会社
IPC: H01L23/60
CPC classification number: H01L27/0251
Abstract: 本发明提供了一种具有输入/输出静电释放(I/OESD)保护单元的集成电路装置。这种集成电路装置包括一种I/O ESD保护单元,其中该I/O ESD保护单元包括连接在I/O衬垫和VDD线之间的VDDESD保护部件、连接在I/O衬垫和Vss线之间的接地电压(Vss)ESD保护部件以及连接在VDD线和Vss线之间的电源箝位部件,并且I/O ESD保护单元中的VDDESD保护部件、电源箝位部件以及Vss ESD保护部件之间相互位置邻近,从而它们能连成一条直线,或部分重叠。
-
-
-
-
-