公开(公告)号：CN118173542A

公开(公告)日：2024-06-11

申请号：CN202311599150.4

申请日：2023-11-28

Applicant: 三星电子株式会社

Inventor： 安惠利 ,  朴桐湜 ,  申树浩 ,  朴晙晳 ,  朴建熹 ,  李佳垠 ,  张志熏 ,  曹裕珍 ,  曹河娜

IPC: H01L23/552 ,  H10B12/00 ,  H10N97/00

Abstract: 半导体装置包括开关元件和电连接到开关元件的数据存储结构。数据存储结构包括第一电极、第二电极、以及位于第一电极与第二电极之间的电介质层。第二电极包括掺杂有杂质元素的化合物半导体层，化合物半导体层包括两种或更多种元素，并且包括掺杂有杂质元素的半导体材料，两种或更多种元素包括第一元素和第二元素，第一元素是硅(Si)，并且化合物半导体层中的杂质元素的浓度在大约0.1at％至大约5at％的范围内，并且化合物半导体层中的第一元素的浓度在大约10at％至大约15at％的范围内。

公开(公告)号：CN119907234A

公开(公告)日：2025-04-29

申请号：CN202410799935.4

申请日：2024-06-20

Applicant: 三星电子株式会社

Inventor： 申树浩 ,  张志熏 ,  李佳垠 ,  张贤禹

IPC: H10B12/00

Abstract: 一种半导体存储器件包括：衬底，其包括单元区域和围绕所述单元区域限定的外围区域；外围栅极，其位于所述外围区域上并且包括外围栅极导电膜；外围布线线路，其位于所述外围栅极上；外围布线覆盖膜，其分别与所述外围布线线路接触，其中，每个外围布线覆盖膜包括上表面和下表面；以及外围布线隔离图案，其使相邻的外围布线线路隔离，并且该外围布线隔离图案接触所述外围布线线路的侧壁，其中，每个所述外围布线覆盖膜的所述下表面面向所述衬底并且接触外围布线延伸线路的上表面，其中，从所述衬底的上表面到每条所述外围布线延伸线路的所述上表面的高度小于从所述衬底的所述上表面到所述外围布线隔离图案的上表面的高度。

公开(公告)号：CN116261328A

公开(公告)日：2023-06-13

申请号：CN202211493126.8

申请日：2022-11-25

Applicant: 三星电子株式会社

Inventor： 朴建熹 ,  申树浩 ,  张贤禹 ,  朴桐湜 ,  李佳垠

IPC: H10B12/00

Abstract: 一种半导体存储器件，包括：定位焊盘，位于衬底上；下电极，位于所述定位焊盘上并连接到所述定位焊盘；电介质层，位于所述下电极上并沿着所述下电极的轮廓延伸；上电极，位于所述电介质层上；以及上板电极，位于所述上电极上，所述上板电极包括掺杂有硼的第一子板电极和第二子板电极，所述第一子板电极中的所述硼的第一浓度大于所述第二子板电极中的所述硼的第二浓度。