公开(公告)号：CN117238849A

公开(公告)日：2023-12-15

申请号：CN202310635014.X

申请日：2023-05-31

Applicant: 三星电子株式会社

Inventor： 李丞教 ,  姜钟仁 ,  金桂荣 ,  金荣祐 ,  朴容汉 ,  郑宇陈 ,  韩昇煜 ,  许宙永

IPC: H01L21/77 ,  H01L21/027 ,  H01L21/78

Abstract: 提供了半导体器件和制造半导体器件的方法。所述制造半导体器件的方法包括：在衬底上形成掩模层、第一分离层、第一芯模层、第二分离层和第二芯模层；对第二芯模层进行图案化以形成第二芯模图案；在第二芯模图案上形成第一间隔物；去除第二芯模图案；对第二分离层和第一芯模层进行图案化以形成第一结构；在第一结构和第一分离层上形成第二间隔物层；各向异性地蚀刻第二间隔物层，以在第一结构上形成第二间隔物，并在第一结构上形成第一虚设图案和对准关键图案；以及在第一分离层上旋转涂布旋涂硬掩模层，其中，旋涂硬掩模层覆盖第一结构、第一虚设图案和对准关键图案。

公开(公告)号：CN117641890A

公开(公告)日：2024-03-01

申请号：CN202310920152.2

申请日：2023-07-25

Applicant: 三星电子株式会社

Inventor： 金荣祐 ,  朴容汉 ,  朴志晧 ,  成金重 ,  韩昇煜

IPC: H10B12/00

Abstract: 一种制造集成电路器件的方法，包括：制备具有有源区和场区的半导体衬底；在所述半导体衬底上顺序地形成下绝缘层、掩埋层、第一牺牲层、第二牺牲层和第三牺牲层；去除所述第三牺牲层的一部分以形成第一牺牲图案；去除所述第二牺牲层的一部分和所述第一牺牲图案以形成第二牺牲图案；去除所述第一牺牲层的一部分和所述第二牺牲图案以形成第三牺牲图案；去除所述掩埋层的一部分和所述第三牺牲图案以形成掩埋图案；以及通过使用所述掩埋图案作为蚀刻掩模来去除所述下绝缘层的一部分和所述半导体衬底的一部分以形成字线沟槽。