-
公开(公告)号：CN117998851A
公开(公告)日：2024-05-07
申请号：CN202311461200.2
申请日：2023-11-06
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体装置和一种数据存储系统。半导体装置包括：第一半导体结构，其包括位于第一衬底上的电路装置、连接到电路装置的下互连结构、和连接到下互连结构的下接合结构；以及第二半导体结构，其包括：第二衬底，其位于第一半导体结构上；停止层，其与第二衬底的下表面接触；栅电极，其在竖直方向上堆叠并且彼此间隔开；沟道结构，其穿透栅电极，并且各自包括沟道层；位于栅电极下方的上互连结构；与第二衬底间隔开的外围接触插塞；以及接合到下接合结构的上接合结构，其中，沟道结构穿透停止层的至少一部分，并且其中，外围接触插塞穿透停止层的至少一部分。
-
公开(公告)号：CN117596876A
公开(公告)日：2024-02-23
申请号：CN202310545948.4
申请日：2023-05-16
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体存储器装置和一种电子系统。该半导体存储器装置包括：堆叠件，其包括交替地堆叠的层间绝缘层和导电图案；堆叠件上的源极导电图案；以及竖直结构，其被设为穿过堆叠件并且连接至源极导电图案。竖直结构中的每一个包括：竖直沟道图案；包围竖直沟道图案的外侧表面的数据存储图案；竖直沟道图案中的竖直绝缘柱；以及竖直导电柱，其设置在竖直绝缘柱与源极导电图案之间，以将竖直沟道图案连接至源极导电图案。
-
公开(公告)号：CN118785709A
公开(公告)日：2024-10-15
申请号：CN202410120775.6
申请日：2024-01-29
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括栅电极结构、第一分割图案、第二分割图案和存储沟道结构。每个栅电极结构包括在衬底上沿与所述衬底的上表面基本上垂直的第一方向彼此间隔开的多个栅电极。每个栅电极沿与衬底的上表面基本上平行的第二方向延伸。栅电极结构在与上表面基本上平行并且与第二方向交叉的第三方向上彼此间隔开。第一分割图案在衬底上在栅电极结构之间沿所述第二方向延伸。第二分割图案在衬底上沿所述第三方向延伸，并且位于栅电极结构在第二方向上的端部的侧壁上。存储沟道结构沿第一方向延伸穿过每个栅电极结构。
-
公开(公告)号：CN117479539A
公开(公告)日：2024-01-30
申请号：CN202310526060.6
申请日：2023-05-11
Applicant: 三星电子株式会社
IPC: H10B43/27
Abstract: 提供了一种三维半导体存储器装置以及包括其的电子系统。该存储器装置包括：基板；外围电路结构，其位于基板上；以及单元阵列结构，其位于外围电路结构上并且包括单元阵列区域和单元阵列接触区域。单元阵列结构包括：包括交替地层叠的层间绝缘层和栅电极的层叠结构、顺序地层叠在层叠结构上的第一源极导电图案、第二源极导电图案和第三源极导电图案。第一源极导电图案至第三源极导电图案包括彼此不同的材料。包括穿过层叠结构延伸到第一源极导电图案的下部中的垂直沟道结构。第一源极导电图案至第三源极导电图案从单元阵列区域延伸到单元阵列接触区域。垂直沟道结构包括与第一源极导电图案接触的垂直半导体图案。
-
公开(公告)号：CN117062439A
公开(公告)日：2023-11-14
申请号：CN202310469563.4
申请日：2023-04-27
Applicant: 三星电子株式会社
Abstract: 提供了半导体存储器件和包括该半导体存储器件的电子系统。所述半导体存储器件包括外围电路结构和在所述外围电路结构上的单元结构。所述单元结构包括：单元基板，其包括面向所述外围电路结构的第一表面和与所述第一表面相反的第二表面并且具有第一导电类型；栅电极，其位于所述单元基板的所述第一表面上；沟道结构，其与所述栅电极相交并且连接到所述单元基板；第一杂质区域，其与所述第二表面相邻地位于所述单元基板中并且具有第二导电类型；以及第二杂质区域，其位于所述单元基板中并且与所述第一杂质区域间隔开，所述第二杂质区域具有所述第一导电类型并且杂质浓度比所述单元基板的杂质浓度高。
-
Patent Agency Ranking
公开(公告)号：CN117135926A
公开(公告)日：2023-11-28
申请号：CN202211679497.5
申请日：2022-12-26
Applicant: 三星电子株式会社
IPC: H10B43/27 , H10B43/35 , H01L21/768
Abstract: 公开了三维半导体存储器件和电子系统。三维半导体存储器件包括：第一衬底，包括单元阵列区和接触区；在第一衬底上的外围电路结构；在外围电路结构上的单元阵列结构，其中，单元阵列结构包括交替堆叠的层间介电层和栅电极、在堆叠结构上的介电层、以及在堆叠结构上的第二衬底；模制结构，贯穿堆叠结构并包括电介质材料；以及第一贯通结构和第二贯通结构，贯穿模制结构并且彼此间隔开。
-
公开(公告)号：CN116896891A
公开(公告)日：2023-10-17
申请号：CN202310324949.6
申请日：2023-03-29
Applicant: 三星电子株式会社
Abstract: 本公开涉及一种半导体器件和包括该半导体器件的电子系统。该半导体器件包括：第一半导体结构，包括下接合结构；以及第二半导体结构，包括设置在第一半导体结构上的第二基板、在垂直于第二基板的下表面的第一方向上堆叠并彼此间隔开的栅电极、接合到下接合结构的上接合结构、设置在第二基板的上表面上并电连接到沟道层且包括金属材料的板导电层、以及穿透全部栅电极并在垂直于第一方向的第二方向上延伸的隔离结构。隔离结构包括垂直导电层，该垂直导电层从板导电层延伸并与板导电层集成，并且包括与板导电层的金属材料相同的金属材料。
-
公开(公告)号：CN116171046A
公开(公告)日：2023-05-26
申请号：CN202211496656.8
申请日：2022-11-24
Applicant: 三星电子株式会社
Abstract: 半导体存储器件具有外围逻辑结构，该外围逻辑结构包括外围逻辑衬底和外围逻辑衬底上的外围逻辑绝缘膜。单元阵列结构包括顺序堆叠在外围逻辑结构上的单元衬底和源极结构。旁路过孔将单元衬底和外围逻辑衬底电连接。旁路过孔在单元衬底上具有在第一方向和第二方向中的至少一个方向上延伸的线形。第一方向和第二方向平行于单元衬底的上表面。
-
公开(公告)号：CN119072132A
公开(公告)日：2024-12-03
申请号：CN202410597356.1
申请日：2024-05-14
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：外围电路结构；和单元结构，所述单元结构堆叠在所述外围电路结构上并且包括单元区域、连接区域和外围电路连接区域，其中，所述单元结构包括：栅电极，所述栅电极在所述单元区域中在垂直方向上相互间隔开；沟道结构，所述沟道结构在所述垂直方向上延伸通过所述栅电极，位于所述单元区域中，并且包括第一端部和与所述第一端部相对的第二端部，所述第一端部接近所述外围电路结构；绝缘壁，所述绝缘壁在所述单元区域与所述连接区域之间的边界处在所述垂直方向上延伸；和公共源极层，所述公共源极层在所述单元区域中连接到所述沟道结构的所述第二端部，并且具有布置在所述绝缘壁的侧壁上的部分。
-
公开(公告)号：CN118714849A
公开(公告)日：2024-09-27
申请号：CN202410334553.4
申请日：2024-03-22
Applicant: 三星电子株式会社
Abstract: 提供了半导体装置和数据存储系统。半导体装置包括：第一半导体结构，其包括在第一衬底上的电路元件、在电路元件上的下互连结构、以及在下互连结构上的下接合结构；以及第二半导体结构，其包括：在第一半导体结构上的第二衬底、分隔第二衬底并且被设置为彼此间隔开的分隔绝缘图案、堆叠以彼此间隔开的栅电极、穿过栅电极并且被设置为彼此间隔开的分隔区域、穿过栅电极的沟道结构、在栅电极下方的上互连结构、以及接合到下接合结构的上接合结构，其中，分隔绝缘图案包括在分隔区域上的第一分隔绝缘图案、以及在沟道结构之间并穿过第二衬底的第二分隔绝缘图案。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.016 seconds)
