公开(公告)号：CN120015737A

公开(公告)日：2025-05-16

申请号：CN202411491215.8

申请日：2024-10-24

Applicant: 三星电子株式会社

Inventor： 崔宰铭 ,  徐康一

IPC: H01L23/538 ,  H01L21/768

Abstract: 提供了集成电路(IC)器件及其制造方法。一种IC器件包括后段工艺(BEOL)区域，该BEOL区域包括分别在第一下部金属线和第二下部金属线上的第一通路和第二通路。BEOL区域包括通过第一通路联接到第一下部金属线的第一上部金属线，以及通过第二通路联接到第二下部金属线的第二上部金属线。第一上部金属线和第一通路各自包括第一金属。第二上部金属线和第二通路各自包括与第一金属不同的第二金属。此外，第二上部金属线比第一上部金属线宽。

公开(公告)号：CN115548015A

公开(公告)日：2022-12-30

申请号：CN202210610190.3

申请日：2022-05-31

Applicant: 三星电子株式会社

Inventor： 崔宰铭 ,  李敬雨 ,  金娜延 ,  林圣勋 ,  郑圣烨

IPC: H01L27/088 ,  H01L21/8234

Abstract: 一种半导体器件，包括：下部结构；所述下部结构上的第一层间电介质(ILD)；第一图案区，在所述第一ILD内在第一方向上延伸，所述第一图案区在与所述第一方向垂直的第二方向上彼此分隔开，所述第一图案区中的每个第一图案区包括至少一个第一图案，并且所述至少一个第一图案在所述第一方向上的两端是凹陷的；以及第二图案区，在所述第一ILD内在所述第一方向上延伸，所述第二图案区在所述第二方向上彼此分隔开并且在所述第二方向上与所述第一图案区交替，所述第二图案区中的每个第二图案区包括至少一个第二图案。

公开(公告)号：CN116960104A

公开(公告)日：2023-10-27

申请号：CN202310467664.8

申请日：2023-04-26

Applicant: 三星电子株式会社

Inventor： 崔宰铭 ,  金泰善 ,  李长根 ,  徐康一

IPC: H01L23/528 ,  H01L23/48 ,  H01L23/532 ,  H01L21/768

Abstract: 本公开提供了半导体器件以及制造半导体器件的互连结构的方法。提供一种半导体器件，该半导体器件包括互连结构和连接到互连结构的至少一个前段制程(FEOL)元件，该互连结构包括：第一金属图案或通路结构，在其侧壁上具有间隔物结构；和第一层间电介质(ILD)层，形成在其侧壁上具有间隔物结构的第一金属图案或通路结构的侧部处，其中间隔物结构包括与第一ILD层中包括的材料不同的电介质材料。

公开(公告)号：CN119852283A

公开(公告)日：2025-04-18

申请号：CN202411429448.5

申请日：2024-10-14

Applicant: 三星电子株式会社

Inventor： 吴重锡 ,  崔宰铭 ,  徐康一

IPC: H01L23/528 ,  H01L23/532 ,  H01L21/3213 ,  H01L21/768

Abstract: 提供了一种半导体器件及其制造方法，该半导体器件包括：晶体管结构；在晶体管结构上方的多条第一金属线；以及多个第一通路，分别形成在所述多条第一金属线当中的所选择的第一金属线上；形成在所述多个第一通路当中的第一有源通路上的第二通路；以及在第二通路上的第二金属线，其中第一金属线在第一方向上布置并且在与第一方向相交的第二方向上延伸，并且第二金属线在第一方向上延伸，其中所述多个第一通路包括至少一个虚设通路，其不连接到其上方的任何金属线。

公开(公告)号：CN116960100A

公开(公告)日：2023-10-27

申请号：CN202310174654.5

申请日：2023-02-27

Applicant: 三星电子株式会社

Inventor： 崔宰铭 ,  徐康一 ,  李长根

IPC: H01L23/50 ,  H01L23/48 ,  H01L23/528 ,  H01L23/532 ,  H01L21/768

Abstract: 提供了集成电路器件及其形成方法。集成电路器件可以包括下金属通路、上金属通路、包括接触下金属通路的下表面和接触上金属通路的上表面的下金属线、以及在上金属通路上的上金属线。上金属通路位于下金属线和上金属线之间，并且下金属通路、下金属线和上金属通路中的每个包括钌(Ru)或钼(Mo)。

公开(公告)号：CN120048794A

公开(公告)日：2025-05-27

申请号：CN202411702048.7

申请日：2024-11-26

Applicant: 三星电子株式会社

Inventor： 崔宰铭 ,  徐康一

IPC: H01L21/768

Abstract: 提供了形成集成电路（IC）设备的后端制程（BEOL）区域的方法。一种形成IC设备的BEOL区域的方法包括通过向非全轨道标准单元添加虚设金属线来将为BEOL区域设计的非全轨道标准单元转换为全轨道标准单元。该方法包括去除虚设金属线。此外，该方法包括在去除虚设金属线之后形成顶部通孔。

公开(公告)号：CN119314976A

公开(公告)日：2025-01-14

申请号：CN202410926168.9

申请日：2024-07-11

Applicant: 三星电子株式会社

Inventor： 崔宰铭 ,  李长根 ,  洪元赫 ,  徐康一

IPC: H01L23/528 ,  H01L21/768

Abstract: 公开了半导体器件和形成用于半导体器件的互连结构的方法。该半导体器件包括：正面结构，包括前道工序(FEOL)结构、中间工序(MOL)结构和后道工序(BEOL)结构中的至少一个；在正面结构上的第一金属线；以及在正面结构上的第二金属线，其中，在相同的方向上，第一金属线具有比第二金属线更大的宽度，第一金属线和第二金属线具有相等的高度。

公开(公告)号：CN118841397A

公开(公告)日：2024-10-25

申请号：CN202410347594.7

申请日：2024-03-26

Applicant: 三星电子株式会社

Inventor： 崔宰铭 ,  徐康一 ,  朴世廷

IPC: H01L23/528 ,  H01L23/522 ,  H01L21/768

Abstract: 提供了集成电路装置和形成其的方法。该集成电路装置可以包括：下金属布线；上金属布线，在下金属布线上；金属过孔，在下金属布线与上金属布线之间，金属过孔包括分别接触下金属布线和上金属布线的下表面和上表面；以及阻挡层，在金属过孔的侧表面上延伸。阻挡层的上部可以向上延伸超过上金属布线的下表面。

公开(公告)号：CN110970391B

公开(公告)日：2023-12-26

申请号：CN201910903410.X

申请日：2019-09-24

Applicant: 三星电子株式会社

Inventor： 朴相俊 ,  李海王 ,  崔宰铭

IPC: H01L23/528 ,  H01L23/532 ,  H01L21/768

Abstract: 一种半导体器件，包括：第一互连线，具有第一端并在第一方向上延伸；第一阻挡图案，在第一互连线的第一端处并且在第一方向上与第一互连线相邻；第二互连线，在与第一方向交叉的第二方向上与第一互连线间隔开并在第一方向上延伸，第二互连线具有第二端；第二阻挡图案，在第二互连线的第二端处并且在第一方向上与第二互连线相邻，其中第一阻挡图案在第一方向上的宽度不同于第二阻挡图案在第一方向上的宽度。

公开(公告)号：CN117012758A

公开(公告)日：2023-11-07

申请号：CN202310474207.1

申请日：2023-04-27

Applicant: 三星电子株式会社

Inventor： 洪元赫 ,  崔宰铭 ,  白在职 ,  李长根 ,  郑明勋 ,  金泰善 ,  徐康一

IPC: H01L23/538 ,  H01L23/498 ,  H01L21/768 ,  H01L21/48

Abstract: 本发明提供一种半导体器件及其制造方法，该半导体器件包括电介质层、形成在电介质层中的多个通路、沉积在电介质层的顶表面上的粘合层、以及多条金属线。所述多条金属线中的第一金属线包括形成在第一金属线的底表面处的第一凹陷，使得第一金属线的第一部分直接接触第一通路，并且第一金属线的由第一凹陷限定的第二部分不直接接触第一通路或其中形成第一通路的电介质层。