公开(公告)号：CN117440681A

公开(公告)日：2024-01-23

申请号：CN202310722596.5

申请日：2023-06-16

Applicant: 三星电子株式会社

Inventor： 尹灿植 ,  金钟珉 ,  李基硕 ,  安浚爀

IPC: H10B12/00

Abstract: 提供了一种集成电路器件，包括：衬底，包括由沟槽隔离部限定的有源区；字线，在衬底内部跨过有源区沿第一水平方向延伸；位线，在字线上沿与第一水平方向正交的第二水平方向延伸；直接接触部，将位线电连接到有源区；焊盘，在有源区上，并且水平宽度大于有源区的水平宽度；掩埋接触部，接触焊盘的侧壁；以及导电着接焊盘，在掩埋接触部上沿竖直方向延伸并在第一水平方向上面向位线。

公开(公告)号：CN116133426A

公开(公告)日：2023-05-16

申请号：CN202211306610.5

申请日：2022-10-24

Applicant: 三星电子株式会社

Inventor： 安浚爀 ,  朴素贤

IPC: H10B12/00

Abstract: 公开了一种半导体器件，包括：半导体衬底，设置有有源区；隔离层，在半导体衬底上限定每个有源区；栅电极，与有源区重叠，并且在平行于半导体衬底的上表面的第一方向上延伸；绝缘阻挡结构，设置在比设置栅电极的高度高的高度处，绝缘阻挡结构具有包括栅格单元的栅格图案；位线，在垂直于第一方向并且平行于半导体衬底的上表面的第二方向上延伸，并且设置在比设置绝缘阻挡结构的高度高的高度处；以及第一接触插塞，每个第一接触插塞设置在绝缘阻挡结构的栅格单元中的对应栅格单元中。

公开(公告)号：CN117750759A

公开(公告)日：2024-03-22

申请号：CN202311204758.2

申请日：2023-09-18

Applicant: 三星电子株式会社

Inventor： 安浚爀

IPC: H10B12/00

Abstract: 一种半导体器件，包括具有单元阵列区和外围电路区的衬底、限定在单元阵列区中的多个第一有源区和限定在外围电路区中的至少一个第二有源区、设置在衬底中的多条位线、多个单元焊盘结构、以及外围电路栅电极，多个单元焊盘结构包括第一导电层、第一中间层和第一金属层，第一金属层具有从第一中间层的上表面起的第一高度，外围电路栅电极设置在衬底的外围电路区上，并且包括顺序堆叠在所述至少一个第二有源区上的第二导电层、第二中间层和第二金属层，第二金属层具有从第二中间层的上表面起的第二高度，第二高度小于第一高度。

公开(公告)号：CN117727691A

公开(公告)日：2024-03-19

申请号：CN202310618134.9

申请日：2023-05-29

Applicant: 三星电子株式会社

Inventor： 安浚爀 ,  裵镇国

IPC: H01L21/768 ,  H10B12/00

Abstract: 一种半导体器件包括：第一接触结构，连接到下部结构；第一导电布线，连接到第一接触结构；第一蚀刻停止层和层间绝缘层，顺序地设置在第一导电布线上；第二接触结构，穿过第一蚀刻停止层，设置在层间绝缘层中，并且连接到第一导电布线；第二导电布线，设置在第二接触结构上，并且设置在层间绝缘层中；阻挡层，包括在第二接触结构的底表面上的第一阻挡部；第二蚀刻停止层，设置在第二导电布线的顶表面和层间绝缘层的顶表面上；以及在阻挡层和延伸部之间的气隙。

公开(公告)号：CN118175836A

公开(公告)日：2024-06-11

申请号：CN202311092736.1

申请日：2023-08-28

Applicant: 三星电子株式会社

Inventor： 安浚爀

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/10 ,  H10B63/00

Abstract: 一种半导体存储器件，可以包括：有源图案，在衬底上并且至少部分地被器件隔离图案围绕；栅电极，在平行于衬底的底表面的第一方向上与有源图案交叉；栅电极，包括下部和上部；以及侧面封盖图案，在栅电极的下部的顶表面上。侧面封盖图案可以在栅电极的上部的侧表面上，并且侧面封盖图案的顶表面可以位于相对于衬底的底表面低于器件隔离图案的最上表面的水平处，其中，衬底的底表面是基础参考层。

公开(公告)号：CN117395989A

公开(公告)日：2024-01-12

申请号：CN202310786984.X

申请日：2023-06-29

Applicant: 三星电子株式会社

Inventor： 安浚爀

IPC: H10B12/00

Abstract: 一种半导体器件包括：有源区域，在衬底上位于器件隔离层的部分之间；自对准焊盘层，在有源区域的第一区域上；位线，电连接到有源区域的第二区域；以及接触结构，在位线的侧表面上并电连接到自对准焊盘层。自对准焊盘层包括沿有源区域的第一区域的侧表面的上部延伸的焊盘突起，并且自对准焊盘层的一侧与器件隔离层接触。

公开(公告)号：CN116600562A

公开(公告)日：2023-08-15

申请号：CN202310109454.1

申请日：2023-02-13

Applicant: 三星电子株式会社

Inventor： 安浚爀 ,  金成禹 ,  李明东 ,  崔珉豪

IPC: H10B12/00

Abstract: 一种半导体存储器件可以包括：基板，包括单元区和沿着单元区的周边的外围区；单元区隔离层，在基板中沿着单元区的周边并限定单元区；单元导电线，在单元区上并包括在单元区隔离层上的侧壁；外围栅极导电层，在外围区上并包括在单元区隔离层上的侧壁；以及隔离绝缘层，在单元区隔离层上与单元导电线的侧壁和外围栅极导电层的侧壁接触。

公开(公告)号：CN117881184A

公开(公告)日：2024-04-12

申请号：CN202311304793.1

申请日：2023-10-10

Applicant: 三星电子株式会社

Inventor： 安浚爀 ,  朴素贤

IPC: H10B12/00

Abstract: 一种半导体器件包括：基板，具有有源区；位线结构，在基板上并在一个方向上延伸；位线接触，电连接有源区的第一杂质区和位线结构；以及存储节点接触，设置在位线结构的侧壁上并电连接到有源区的第二杂质区，其中存储节点接触包括在垂直于基板的上表面的垂直方向上延伸的垂直延伸部分以及一体地连接到垂直延伸部分并在平行于基板的上表面的水平方向上延伸的水平延伸部分。

公开(公告)号：CN117393579A

公开(公告)日：2024-01-12

申请号：CN202310586682.8

申请日：2023-05-23

Applicant: 三星电子株式会社

Inventor： 安浚爀

IPC: H01L29/06 ,  H10B12/00

Abstract: 一种半导体器件，包括：有源区，由器件隔离层限定；焊盘层，在器件隔离层和有源区的第一区域上；第一分离层，穿透焊盘层，并沿第一方向延伸；第二分离层，穿透焊盘层，并沿第二方向延伸；字线，在第二分离层下方，该字线沿第二方向延伸，并嵌入衬底中；位线，沿第一方向延伸，并连接到有源区的第二区域；接触结构，在位线的侧表面上，并连接到焊盘层；以及数据存储结构，在接触结构上，并连接到接触结构。第一分离层包括气隙或介电常数小于氮化硅的介电常数的材料。

公开(公告)号：CN117295328A

公开(公告)日：2023-12-26

申请号：CN202310300364.0

申请日：2023-03-24

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  金钟珉 ,  金孝燮 ,  金熙中 ,  朴素贤 ,  安浚爀 ,  尹灿植 ,  李明东 ,  郑宇陈 ,  崔祐荣

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/10 ,  H10B63/00

Abstract: 一种半导体器件，包括：单元有源图案，包括彼此间隔开的第一部分和第二部分；在单元有源图案的第一部分和第二部分之间的栅极结构；在单元有源图案的第一部分上的位线接触；在单元有源图案的第二部分上的连接图案；以及与位线接触和连接图案接触的单元分离图案，其中单元分离图案包括与连接图案接触的第一侧壁和与位线接触接触的第二侧壁，单元分离图案的第二侧壁的上部与位线接触接触，并且单元分离图案的第二侧壁的下部与位线接触间隔开。