公开(公告)号：CN105845689B

公开(公告)日：2021-03-23

申请号：CN201610073151.9

申请日：2016-02-02

Applicant: 三星电子株式会社

Inventor： 李铉旭 ,  姜大雄 ,  金大新 ,  薛光洙 ,  孙镐玟 ,  林升炫

IPC: H01L27/11551 ,  H01L27/11578 ,  H01L21/8246

Abstract: 本发明提供了一种半导体器件及其制造方法。所述半导体器件包括：堆叠件，其包括竖直地堆叠在衬底上的绝缘图案和介于绝缘图案之间的栅极图案；有源柱，其穿过堆叠件，并且电连接至衬底；以及电荷存储层，其介于堆叠件与有源柱之间。电荷存储层包括处于有源柱与各栅极图案之一之间的第一部分、处于有源柱与各绝缘图案之一之间的第二部分和将第一部分连接至第二部分并且厚度小于第一部分的厚度的第三部分。

公开(公告)号：CN105845689A

公开(公告)日：2016-08-10

申请号：CN201610073151.9

申请日：2016-02-02

Applicant: 三星电子株式会社

Inventor： 李铉旭 ,  姜大雄 ,  金大新 ,  薛光洙 ,  孙镐玟 ,  林升炫

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11582 ,  H01L21/28282 ,  H01L27/11556 ,  H01L29/4234 ,  H01L29/42348 ,  H01L27/11551

Abstract: 本发明提供了一种半导体器件及其制造方法。所述半导体器件包括：堆叠件，其包括竖直地堆叠在衬底上的绝缘图案和介于绝缘图案之间的栅极图案；有源柱，其穿过堆叠件，并且电连接至衬底；以及电荷存储层，其介于堆叠件与有源柱之间。电荷存储层包括处于有源柱与各栅极图案之一之间的第一部分、处于有源柱与各绝缘图案之一之间的第二部分和将第一部分连接至第二部分并且厚度小于第一部分的厚度的第三部分。