生成多级芯片使能信号的存储设备及其操作方法

    公开(公告)号:CN114822639A

    公开(公告)日:2022-07-29

    申请号:CN202111577258.4

    申请日:2021-12-22

    Abstract: 一种存储设备包括控制器和存储器设备,该控制器包括第一引脚和第二引脚,并被配置为通过第二引脚输出多级芯片使能信号。该存储器设备包括分别连接到第一引脚和第二引脚的第三引脚和第四引脚,以及共同连接到第四引脚的多个存储器芯片。多个存储器芯片分别包括在第三引脚和第一电压端子之间以菊花链结构彼此连接的多个电阻器。多个存储器芯片被配置为基于多个电阻器分别生成在第三引脚的电压电平和第一电压端子的电压电平之间划分的多个参考电压区间。

    半导体装置
    2.
    发明公开
    半导体装置 审中-公开

    公开(公告)号:CN118801872A

    公开(公告)日:2024-10-18

    申请号:CN202410428901.4

    申请日:2024-04-10

    Abstract: 一种半导体装置包括:第一上拉电路,其连接在供应第一电源电压的第一电源节点和信号通过其被输出的输出节点之间,并包括多个NMOS晶体管;第二上拉电路,其在第一电源节点与输出节点之间并联连接到第一上拉电路,并且包括多个PMOS晶体管;以及控制电路,其将第一上拉代码输出到第一上拉电路,并将第二上拉代码输出到第二上拉电路。在第一操作模式中,信号在低于第一电源电压的第一低电平与低于第一电源电压的1/2倍的第一高电平之间摆动,基于第一上拉代码确定第一上拉电路的电阻,并且基于第二上拉代码确定第二上拉电路的电阻。

    一种差分信号电路、其操作方法和包括其的半导体器件

    公开(公告)号:CN117895922A

    公开(公告)日:2024-04-16

    申请号:CN202311054542.2

    申请日:2023-08-21

    Abstract: 提供了一种差分信号电路。所述差分信号电路包括:差分放大器,所述差分放大器被配置为产生差分信号;第一信号通路电路;第二信号通路电路;相位控制电路,所述相位控制电路被配置为接收具有公共相位的所述差分信号,在第一工作周期内输出具有公共电平的直流信号,并且在第二工作周期内将所述差分信号分别传送到所述第一信号通路电路和所述第二信号通路电路;以及占空比校正电路,所述占空比校正电路连接在所述第一信号通路电路与所述第二信号通路电路之间,并且被配置为在所述第二工作周期内控制所述差分信号的占空比以使其彼此相等。

    驱动信号供应装置及其驱动信号校准方法

    公开(公告)号:CN119448981A

    公开(公告)日:2025-02-14

    申请号:CN202410574286.8

    申请日:2024-05-10

    Abstract: 公开了驱动信号供应装置及其驱动信号校准方法。所述驱动信号供应装置包括振荡电路、驱动信号生成电路和控制电路。振荡电路包括各自包括反相器的多个振荡器并且输出多个振荡信号。包括在所述多个振荡器中的一个振荡器中的每个反相器的开关特性不同于包括在所述多个振荡器中的另一个振荡器中的每个反相器的开关特性。控制电路基于所述多个振荡信号检测半导体装置的工艺角以生成控制信号。驱动信号生成电路基于控制信号生成半导体装置的驱动信号。

    存储器装置、存储器系统和存储器装置的操作方法

    公开(公告)号:CN119360912A

    公开(公告)日:2025-01-24

    申请号:CN202411465019.3

    申请日:2024-10-21

    Abstract: 公开了存储器装置、存储器系统和存储器装置的操作方法。所述存储器装置包括:数据垫,连接到外部存储器控制器;ZQ垫,连接到外部电阻器;数据驱动器和接收器,连接到数据垫,并且将第一数据信号输出到数据垫或者从数据垫接收第二数据信号;以及ZQ校准器,连接到ZQ垫。所述存储器装置基于ZQ垫的电压执行ZQ校准,生成ZQ码作为ZQ校准的结果,并且将ZQ码提供给数据驱动器和接收器。ZQ校准器响应于从外部存储器控制器接收的命令执行第一类型ZQ校准,并且在没有从外部存储器控制器接收到命令的情况下执行第二类型ZQ校准。

    静电放电保护电路和包括静电放电保护电路的电子装置

    公开(公告)号:CN118693771A

    公开(公告)日:2024-09-24

    申请号:CN202410334310.0

    申请日:2024-03-22

    Abstract: 公开了静电放电保护电路和包括静电放电保护电路的电子装置。所述静电放电保护电路包括:NMOS晶体管,通过第一节点连接到电源电压引脚并且通过第二节点连接到接地引脚;RC电路,与NMOS晶体管并联连接并且包括电容器和电阻器;以及钳位电路,与RC电路的电阻器并联连接,并且包括多个二极管;以及开关,将钳位电路连接到NMOS晶体管的栅极节点,其中,所述多个二极管的数量基于将由ESD保护电路保护的内部电路的击穿电压和操作电压而被设置,并且开关包括PMOS晶体管和子RC电路,PMOS晶体管将NMOS晶体管的栅极节点连接到钳位电路,子RC电路与PMOS晶体管并联连接并且包括子电容器和子电阻器。

Patent Agency Ranking