知搜-全球专利检索

  1. 登录
  2. 注册

搜索结果

3 条记录 (耗时 0.009 秒)

    Method for forming silicide
    1.
    发明授权
    Method for forming silicide 失效
    硅化物的形成方法

    公开(公告)号：US06333262B1

    公开(公告)日：2001-12-25

    申请号：US09636558

    申请日：2000-08-11

    申请人： Kuen-Syh Tseng ,  Ruoh-Haw Chang ,  Shu-Jen Chen

    发明人： Kuen-Syh Tseng ,  Ruoh-Haw Chang ,  Shu-Jen Chen

    IPC分类号： H01L2044

    CPC分类号： H01L21/28052 ,  H01L21/28518 ,  H01L29/665

    摘要： A method for forming silicide on a semiconductor wafer. The semiconductor wafer includes a doped silicon layer on a predetermined area of the semiconductor wafer, a metal layer positioned on the doped silicon layer, and a barrier layer covering the metal layer. A first rapid thermal processing (RTP) step is performed to make portions of the metal layer react with silicon inside the doped silicon layer so as to form a transitional silicide. The barrier layer and the portions of the metal layer that have not reacted with silicon are then removed. A dielectric layer is formed on the transitional silicide. Finally, a second rapid thermal processing (RTP) step is performed to make the transitional silicide react with portions of the doped silicon layer so as to form the silicide.

    摘要翻译： 一种在半导体晶片上形成硅化物的方法。 半导体晶片包括在半导体晶片的预定区域上的掺杂硅层，位于掺杂硅层上的金属层和覆盖金属层的阻挡层。 执行第一快速热处理（RTP）步骤以使金属层的部分与掺杂硅层内的硅反应，以形成过渡硅化物。 然后除去未与硅反应的阻挡层和金属层的部分。 在过渡硅化物上形成介电层。 最后，进行第二快速热处理（RTP）步骤以使过渡硅化物与掺杂硅层的部分反应以形成硅化物。

    Moisture-resistant integrated circuit chip package and method
    2.
    发明授权
    Moisture-resistant integrated circuit chip package and method 有权
    防潮集成电路芯片封装及方法

    公开(公告)号：US06372540B1

    公开(公告)日：2002-04-16

    申请号：US09561180

    申请日：2000-04-27

    申请人： Ronald P. Huemoeller

    发明人： Ronald P. Huemoeller

    IPC分类号： H01L2044

    CPC分类号： H01L23/49894 ,  H01L23/49816 ,  H01L24/48 ,  H01L2224/05599 ,  H01L2224/45099 ,  H01L2224/48464 ,  H01L2224/85444 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01322 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H05K3/062 ,  H05K3/243 ,  H05K3/426 ,  H05K2201/0347 ,  H05K2201/0352 ,  H05K2201/09481 ,  H05K2201/0959 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2924/00012

    摘要： A novel, moisture-resistant integrated circuit chip package is disclosed. In one embodiment, the integrated circuit chip package includes a rigid substrate having a chip side and a backside. A first conductive layer is formed on the chip side of the substrate, and has a pattern forming conductive traces. A first soldermask layer is formed on the chip side of the substrate. The first soldermask layer directly contacts the first conductive layer. The first soldermask layer has at least one opening formed therein. A first contact layer is formed over the first conductive layer in the opening of the first soldermask layer. A second conductive layer is formed on the backside of the substrate. A second soldermask layer is formed on the back side of the substrate and has at least one opening formed therein. A second contact layer overlies the second conductive layer in the opening of the second soldermask layer. The soldermask layer on the chip side of the substrate has high adhesion to the conductive layer, resulting in a high level of moisture resistance for the package.

    摘要翻译： 公开了一种新颖的防潮集成电路芯片封装。 在一个实施例中，集成电路芯片封装包括具有芯片侧和背面的刚性衬底。 第一导电层形成在衬底的芯片侧，并且具有形成导电迹线的图案。 在基板的芯片侧形成第一焊接掩模层。 第一焊接掩模层直接接触第一导电层。 第一焊接掩模层具有形成在其中的至少一个开口。 第一接触层形成在第一焊接掩模层的开口中的第一导电层的上方。 第二导电层形成在衬底的背面。 第二焊接掩模层形成在基板的背面上，并且在其中形成有至少一个开口。 第二接触层覆盖在第二焊接掩模层的开口中的第二导电层。 基片的芯片侧的焊接层对导电层的粘合性高，因此对封装的耐湿性高。