公开(公告)号：US09406663B2

公开(公告)日：2016-08-02

申请号：US14161867

申请日：2014-01-23

Applicant: Samsung Electronics Co., Ltd.

Inventor： Hyun-Seung Song ,  Kyung-Eun Kim ,  Jae-Kyun Park

IPC: H01L27/02 ,  H01L27/11 ,  H01L27/118

CPC classification number: H01L27/0207 ,  H01L27/1104 ,  H01L2027/11812 ,  H01L2027/11838

Abstract: Semiconductor devices include a first gate pattern provided on the first active region, a second gate pattern over the first active region, a third gate pattern over the second active region, and a fourth gate pattern over the second active region. The second gate pattern is parallel to the first gate pattern in a first direction. The third gate pattern has an asymmetric shape to the first gate pattern with respect to the first direction, and the fourth gate pattern is parallel to the third gate pattern in the first direction, and has an asymmetric shape to the second gate pattern with respect to the first direction. MOS transistors having good properties may be provided in a narrow horizontal area. The MOS transistors may be used in highly stacked semiconductor devices.

Abstract translation: 半导体器件包括设置在第一有源区上的第一栅极图案，第一有源区上的第二栅极图案，第二有源区上的第三栅极图案，以及第二有源区上的第四栅极图案。 第二栅极图案在第一方向上平行于第一栅极图案。 第三栅极图案相对于第一方向具有与第一栅极图案不对称的形状，并且第四栅极图案在第一方向上平行于第三栅极图案，并且相对于第二栅极图案具有与第二栅极图案不对称的形状 第一个方向。 可以在窄的水平区域中提供具有良好性能的MOS晶体管。 MOS晶体管可以用于高度堆叠的半导体器件中。