公开(公告)号：US20170068304A1

公开(公告)日：2017-03-09

申请号：US14848872

申请日：2015-09-09

Applicant: MediaTek Inc.

Inventor： Yen-Lin LEE ,  Yun-Ching LI ,  Chih-Hsiang HSIAO ,  Yu-Cheng HSIEH ,  Li-Chun TU

IPC: G06F1/32 ,  G06F12/10 ,  G06F3/06 ,  G06F12/06 ,  G06F12/02 ,  G11C14/00 ,  G06F13/28

CPC classification number: G06F1/3287 ,  G06F1/3275 ,  G06F3/0619 ,  G06F3/065 ,  G06F3/0685 ,  G06F12/0238 ,  G06F12/0638 ,  G06F12/0804 ,  G06F12/1081 ,  G06F13/28 ,  G06F2212/1028 ,  G06F2212/1044 ,  G06F2212/205 ,  G06F2212/656 ,  G11C14/0036 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/171

Abstract: A low-power memory access method and associated apparatus are provided. The apparatus includes a memory controller and a processing unit. The memory controller is coupled to a first memory and a second memory, and includes: a memory management circuit, for allocating physical memory addresses of the first memory and the second memory and controlling access of the first memory and the second memory; and a direct-memory-access (DMA) controller. The processing unit is for accessing the first memory and the second memory via the memory controller. When the apparatus is in an active mode, the memory management circuit copies a portion of data stored in the second memory to the first memory for use by the processing unit, and records dirty data information when the portion of data in the first memory differs from that in the second memory.

Abstract translation: 提供了一种低功率存储器存取方法和相关装置。 该装置包括存储器控制器和处理单元。 存储器控制器耦合到第一存储器和第二存储器，并且包括：存储器管理电路，用于分配第一存储器和第二存储器的物理存储器地址并控制第一存储器和第二存储器的存取; 和直接存储器访问（DMA）控制器。 处理单元用于经由存储器控制器访问第一存储器和第二存储器。 当设备处于活动模式时，存储器管理电路将存储在第二存储器中的数据的一部分复制到第一存储器供处理单元使用，并且当第一存储器中的数据部分不同时记录脏数据信息 在第二个记忆中。

公开(公告)号：US20160342198A1

公开(公告)日：2016-11-24

申请号：US14845879

申请日：2015-09-04

Applicant: MediaTek Inc.

Inventor： Jih-Ming HSU ,  Yen-Lin LEE ,  Jia-Ming CHEN ,  Shih-Yen CHIU ,  Chung-Ho CHANG ,  Ya-Ting CHANG ,  Ming-Hsien LEE

IPC: G06F1/32

CPC classification number: G06F1/3296 ,  G06F1/324 ,  Y02D10/126 ,  Y02D10/172

Abstract: A computing system includes a multi-core processor and a core controller. The core controller is for: monitoring utilization of the multi-core processor; calculating a target performance index according to the utilization of the multi-core processor, a target utilization and a first performance index, wherein the first performance index is associated with a first entry of a dynamic voltage frequency scaling (DVFS) table that corresponds to a current setting for the multi-core processor; and selecting a second entry of the DVFS table that corresponds to a target-setting according to the target performance index and a second performance index that is associated with the second entry. The target-setting is used to configure the multi-core processor.

Abstract translation: 计算系统包括多核处理器和核心控制器。 核心控制器用于：监控多核处理器的利用率; 根据多核处理器的利用率，目标利用率和第一性能指标来计算目标性能指标，其中所述第一性能指标与动态电压频率缩放（DVFS）表的第一项相关联，所述动态电压频率缩放（DVFS）表对应于 多核处理器的当前设置; 以及根据所述目标性能指标和与所述第二条目相关联的第二性能指标来选择对应于目标设置的所述DVFS表的第二条目。 目标设置用于配置多核处理器。