公开(公告)号：US08141076B2

公开(公告)日：2012-03-20

申请号：US11238077

申请日：2005-09-27

申请人： John P. Bates ,  Payton R. White ,  Attila Vass

发明人： John P. Bates ,  Payton R. White ,  Attila Vass

IPC分类号： G06F9/46

CPC分类号： G06F9/5066 ,  G06F9/5083

摘要： Methods and apparatus for cell processors are disclosed. A policy module is loaded from a main memory of a cell processor into the local memory of a selected synergistic processing unit (SPU) under control of an SPU policy module manager (SPMM) running on the SPU. The policy module loads a work queue from the main memory into the local memory of the SPU. The policy module interprets and process one or more tasks from the work queue on the SPU. The selected SPU performs the task(s) and after completion or upon a pre-emption, returns control of the SPU to the SPMM.

摘要翻译： 公开了用于单元处理器的方法和装置。 在SPU上运行的SPU策略模块管理器（SPMM）的控制下，将策略模块从小区处理器的主存储器加载到所选择的协同处理单元（SPU）的本地存储器中。 策略模块将工作队列从主存储器加载到SPU的本地存储器中。 策略模块从SPU上的工作队列中解释和处理一个或多个任务。 选定的SPU执行任务，完成后或优先选择后，将SPU的控制权返回给SPMM。

公开(公告)号：US07647483B2

公开(公告)日：2010-01-12

申请号：US11676837

申请日：2007-02-20

申请人： John P. Bates ,  Attila Vass

发明人： John P. Bates ,  Attila Vass

IPC分类号： G06F9/48

CPC分类号： G06F9/463 ,  G06F9/4881

摘要： A processor system and a processor readable medium, which implement a method for implementing multiple contexts on one or more SPE are disclosed. Code and/or data for a first and second contexts may be respectively stored simultaneously in first and second regions of an SPE's local memory, storing code and/or data for a second context in a second region of the local memory, the SPE may execute the first context while the second context waits. Code and/or data for the first context may be transferred from the first region to the second and code and/or data for the second context may be transferred from the second region to the first, and the SPE may execute the second context during a pause or stoppage of execution of the first context. Alternatively, the code and/or data for the second context may be transferred to another SPE's local memory.

摘要翻译： 公开了一种处理器系统和处理器可读介质，其实现用于在一个或多个SPE上实现多个上下文的方法。 第一和第二上下文的代码和/或数据可以分别同时存储在SPE的本地存储器的第一和第二区域中，在本地存储器的第二区域中存储第二上下文的代码和/或数据，SPE可以执行 第二个上下文等待的第一个上下文。 用于第一上下文的代码和/或数据可以从第一区域传送到第二区域，并且用于第二上下文的代码和/或数据可以从第二区域传送到第一区域，并且SPE可以在第一区域期间执行第二上下文 暂停或停止执行第一个上下文。 或者，用于第二上下文的代码和/或数据可以被传送到另一个SPE的本地存储器。

公开(公告)号：US07421708B2

公开(公告)日：2008-09-02

申请号：US10859430

申请日：2004-06-01

申请人： Attila Vass ,  Howard Berkey ,  John P. Bates ,  Payton R. White

发明人： Attila Vass ,  Howard Berkey ,  John P. Bates ,  Payton R. White

IPC分类号： G06F9/00

CPC分类号： H04L67/104 ,  H04L67/1002 ,  H04L67/1008 ,  H04L67/1046 ,  H04L67/1063 ,  H04L67/1068 ,  H04L67/108 ,  H04L67/1089 ,  H04L67/1093 ,  H04L67/34 ,  H04L69/329

摘要： An interconnectivity framework, method, and system for communicating in a peer-to-peer network is disclosed. A peer of the interconnectivity framework includes a peer library for publishing, messaging and locating component blocks over the peer-to-peer network and a telespace framework for managing component blocks in response to a requirement of an application to be executed at the peer. The component blocks being obtained by the peer library enable execution of the application at the peer in accordance with the requirement. The requirement defines the type of application so that the appropriate component blocks can be obtained from the peer-to-peer network. A networker is further included to enable communication with specific grids of the peer-to-peer network and to enable the publishing, messaging, and locating of objects published by specific peers of a grid of the peer-to-peer network.

摘要翻译： 公开了一种用于在对等网络中通信的互连框架，方法和系统。 互连框架的对等体包括用于在对等网络上发布，消息和定位组件块的对等库，以及用于响应于在对等体上执行的应用的需求来管理组件块的电话空间框架。 由对等库获得的组件块可以根据要求在对等体上执行应用程序。 该要求定义应用程序的类型，以便可以从对等网络获取适当的组件块。 还包括网络器以实现与对等网络的特定网格的通信，并且能够发布，消息传送和定位由对等网络的网格的特定对等体发布的对象。

公开(公告)号：US07979680B2

公开(公告)日：2011-07-12

申请号：US12630775

申请日：2009-12-03

申请人： John P. Bates ,  Attila Vass

发明人： John P. Bates ,  Attila Vass

IPC分类号： G06F9/48

CPC分类号： G06F9/463 ,  G06F9/4881

摘要： A processor system may implement multiple contexts on one or more processors having a local memory. Code and/or data for first and second contexts may be respectively stored simultaneously in first and second regions of a processor's local memory, storing code and/or data for a second context in a second region of the local memory, the secondary processor may execute the first context while the second context waits. Code and/or data for the first context may be transferred from the first region to the second and code and/or data for the second context may be transferred from the second region to the first, and the processor may execute the second context during a pause or stoppage of execution of the first context. Alternatively, the code and/or data for the second context may be transferred to another processor's local memory.

摘要翻译： 处理器系统可以在具有本地存储器的一个或多个处理器上实现多个上下文。 第一和第二上下文的代码和/或数据可以分别同时存储在处理器的本地存储器的第一和第二区域中，在本地存储器的第二区域中存储用于第二上下文的代码和/或数据，次要处理器可以执行 第二个上下文等待的第一个上下文。 用于第一上下文的代码和/或数据可以从第一区域传送到第二区域，并且用于第二上下文的代码和/或数据可以从第二区域传送到第一区域，并且处理器可以在 暂停或停止执行第一个上下文。 或者，用于第二上下文的代码和/或数据可以被传送到另一个处理器的本地存储器。

公开(公告)号：US20080140771A1

公开(公告)日：2008-06-12

申请号：US11929681

申请日：2007-10-30

申请人： Attila Vass ,  Benbuck Nason ,  John P. Bates ,  James E. Marr ,  Ivy Tsai

发明人： Attila Vass ,  Benbuck Nason ,  John P. Bates ,  James E. Marr ,  Ivy Tsai

IPC分类号： G06F15/16

CPC分类号： A63F13/352 ,  A63F13/12 ,  A63F13/358 ,  A63F13/92 ,  A63F2300/513 ,  A63F2300/534 ,  A63F2300/5533 ,  H04L67/38

摘要： Apparatus and systems for implementing simulated environments are disclosed. Remote implementation of function calls is also disclosed. A simulated environment apparatus may include a plurality of simulation servers coupled to each other over data transfer links. The simulation servers may be configured to perform computations related to simulating an environment. A plurality of view servers may be coupled to the simulation servers over data transfer links. Each view server is configured to facilitate interaction between a plurality of client devices and the simulation servers. Each user device may control an avatar within the simulated environment. A simulated environment system may include a data center configured to communicate over a network with one or more remotely distributed client devices.

摘要翻译： 公开了用于实现模拟环境的装置和系统。 还公开了远程执行函数调用。 模拟环境设备可以包括通过数据传输链路彼此耦合的多个仿真服务器。 模拟服务器可以被配置为执行与模拟环境相关的计算。 多个视图服务器可以通过数据传输链路耦合到仿真服务器。 每个视图服务器被配置为促进多个客户端设备和仿真服务器之间的交互。 每个用户设备可以控制模拟环境中的化身。 模拟环境系统可以包括被配置为通过网络与一个或多个远程分布式客户端设备进行通信的数据中心。

公开(公告)号：US08024521B2

公开(公告)日：2011-09-20

申请号：US11685649

申请日：2007-03-13

申请人： John P. Bates ,  James E. Marr ,  Attila Vass

发明人： John P. Bates ,  James E. Marr ,  Attila Vass

IPC分类号： G06F12/08

CPC分类号： G06F9/52 ,  G06F9/3004 ,  G06F9/30072 ,  G06F9/30087 ,  G06F12/0815

摘要： Atomic operation may be implemented in a processor system comprising a main memory and a power processor element (PPE) including a power processor unit (PPU) coupled to an external cache. The PPE may atomically load data from a lock-line in the main memory into a first location X in the external cache. A size of the data and the lock line may be larger than a data size for the standard atomic operations that may be performed with the PPE. The data may be reserved in a second location Y in the external cache.

摘要翻译： 原子操作可以在包括主存储器和功率处理器元件（PPE）的处理器系统中实现，所述功率处理器元件（PPE）包括耦合到外部高速缓存的功率处理器单元（PPU）。 PPE可以将来自主存储器中的锁线的数据原子地加载到外部高速缓存中的第一位置X. 数据和锁定线的大小可能大于可以用PPE执行的标准原子操作的数据大小。 数据可以在外部高速缓存中的第二位置Y中保留。

公开(公告)号：US20100082951A1

公开(公告)日：2010-04-01

申请号：US12630775

申请日：2009-12-03

申请人： John P. Bates ,  Attila Vass

发明人： John P. Bates ,  Attila Vass

IPC分类号： G06F9/312

CPC分类号： G06F9/463 ,  G06F9/4881

摘要： A processor system may implement multiple contexts on one or more processors having a local memory. Code and/or data for first and second contexts may be respectively stored simultaneously in first and second regions of a processor's local memory, storing code and/or data for a second context in a second region of the local memory, the secondary processor may execute the first context while the second context waits. Code and/or data for the first context may be transferred from the first region to the second and code and/or data for the second context may be transferred from the second region to the first, and the processor may execute the second context during a pause or stoppage of execution of the first context. Alternatively, the code and/or data for the second context may be transferred to another processor's local memory.

摘要翻译： 处理器系统可以在具有本地存储器的一个或多个处理器上实现多个上下文。 第一和第二上下文的代码和/或数据可以分别同时存储在处理器的本地存储器的第一和第二区域中，在本地存储器的第二区域中存储用于第二上下文的代码和/或数据，次要处理器可以执行 第二个上下文等待的第一个上下文。 用于第一上下文的代码和/或数据可以从第一区域传送到第二区域，并且用于第二上下文的代码和/或数据可以从第二区域传送到第一区域，并且处理器可以在 暂停或停止执行第一个上下文。 或者，用于第二上下文的代码和/或数据可以被传送到另一个处理器的本地存储器。

公开(公告)号：US20080201561A1

公开(公告)日：2008-08-21

申请号：US11676837

申请日：2007-02-20

申请人： John P. Bates ,  Attila Vass

发明人： John P. Bates ,  Attila Vass

IPC分类号： G06F9/00

CPC分类号： G06F9/463 ,  G06F9/4881

摘要： A processor system, a processor readable medium and a method for implementing multiple contexts on one or more SPE are disclosed.

摘要翻译： 公开了一种处理器系统，处理器可读介质和用于在一个或多个SPE上实现多个上下文的方法。

公开(公告)号：US07398368B2

公开(公告)日：2008-07-08

申请号：US11291306

申请日：2005-12-01

申请人： James E. Marr ,  John P. Bates ,  Attila Vass ,  Tatsuya Iwamoto

发明人： James E. Marr ,  John P. Bates ,  Attila Vass ,  Tatsuya Iwamoto

IPC分类号： G06F12/00

CPC分类号： G06F9/3879 ,  G06F9/526 ,  G06F2209/521

摘要： Atomic operations may be implemented on a processor system having a main memory and two or more processors including a power processor element (PPE) and a synergistic processor element (SPE) that operate on different sized register lines. A main memory address containing a primitive is divided into a parity byte and two or more portions, wherein the parity byte includes at least one bit. A value of the parity byte determines which of the two or more portions is a valid portion and which of them is an invalid portion. The primitive is of a memory size that is larger than a maximum size for atomic operation with the PPE and less than or equal to a maximum size for atomic operation with the SPE. Read with reservation and conditional write instructions are used by both the PPE and SPE to access or update a value of the atomic.

摘要翻译： 原子操作可以在具有主存储器和两个或更多个处理器的处理器系统上实现，所述处理器包括在不同大小的寄存器线上操作的功率处理器元件（PPE）和协同处理器元件（SPE）。 包含原语的主存储器地址被划分为奇偶校验字节和两个或多个部分，其中奇偶校验字节包括至少一个位。 奇偶校验字节的值确定两个或多个部分中的哪一个是有效部分，哪些是无效部分。 原始内存大小大于使用PPE进行原子操作的最大大小，小于或等于使用SPE进行原子操作的最大大小。 读取预留和条件写入指令由PPE和SPE使用来访问或更新原子的值。

公开(公告)号：US08041835B2

公开(公告)日：2011-10-18

申请号：US12767688

申请日：2010-04-26

申请人： Yutaka Takeda ,  Howard L. Berkey, III ,  Payton R. White ,  Attila Vass

发明人： Yutaka Takeda ,  Howard L. Berkey, III ,  Payton R. White ,  Attila Vass

IPC分类号： G06F15/16

CPC分类号： H04L61/2575 ,  H04L29/12452 ,  H04L29/12528 ,  H04L29/12537 ,  H04L61/2546 ,  H04L61/2578 ,  H04L67/104 ,  H04L67/1072

摘要： An overlay network uses flexible neighbor selection based on network address translation (NAT) to define routing between nodes. The NAT type is used as a flexible neighbor selection criteria, either alone or in conjunction with other criteria. A method of selecting a neighboring node for a first node in a distributed hash table network includes determining a desired key value for a node finger table entry and requesting a set of candidate neighboring nodes near this desired key value. The method determines a network address translation type of each of the set of candidate neighboring nodes and ranks the set of candidate neighboring nodes accordingly. The method selects one of the set of candidate neighboring nodes based on the ranking. The NAT types of candidate neighboring nodes are determined by sending probe messages or from data received from a central overlay network server.

摘要翻译： 覆盖网络使用基于网络地址转换（NAT）的灵活邻居选择来定义节点之间的路由。 NAT类型用作灵活的邻居选择标准，单独或与其他标准结合使用。 在分布式哈希表网络中为第一节点选择相邻节点的方法包括：确定节点手指表条目的期望密钥值，并且在该期望密钥值附近请求一组候选相邻节点。 所述方法确定所述一组候选相邻节点中的每一个的网络地址转换类型，并且相应地对所述候选相邻节点的集合进行排序。 该方法基于排名选择一组候选相邻节点中的一个。 通过发送探测消息或从中央覆盖网络服务器接收的数据来确定候选邻居节点的NAT类型。