公开(公告)号：US07341948B2

公开(公告)日：2008-03-11

申请号：US11306930

申请日：2006-01-17

申请人： Shom Ponoth ,  Steven Shyng-Tsong Chen ,  John Anthony Fitzsimmons ,  Terry Allen Spooner

发明人： Shom Ponoth ,  Steven Shyng-Tsong Chen ,  John Anthony Fitzsimmons ,  Terry Allen Spooner

IPC分类号： H01L21/44

CPC分类号： H01L21/76873 ,  H01L21/7688 ,  H01L2221/1089

摘要： Disclosed is a method of making a semiconductor structure, wherein the method includes forming an interlayer dielectric (ILD) layer on a semiconductor layer, forming a conductive plating enhancement layer (PEL) on the ILD, patterning the ILD and PEL, depositing a seed layer into the pattern formed by the ILD and PEL, and then plating copper on the seed layer. The PEL serves to decrease the resistance across the wafer so to facilitate the plating of the copper. The PEL preferably is an optically transparent and conductive layer.

摘要翻译： 公开了一种半导体结构的制造方法，其特征在于，在半导体层上形成层间电介质层（ILD）层，在ILD上形成导电性电镀增强层（PEL），图案化ILD和PEL， 进入由ILD和PEL形成的图案，然后在种子层上镀铜。 PEL用于降低晶片上的电阻，以便于镀铜。 PEL优选是光学透明且导电的层。

公开(公告)号：US07253098B2

公开(公告)日：2007-08-07

申请号：US10711145

申请日：2004-08-27

申请人： Shyng-Tsong T. Chen ,  Kaushik Arun Kumar ,  Stephen Edward Greco ,  Shom Ponoth ,  Terry Allen Spooner ,  David L. Rath ,  Wei-Tsu Tseng

发明人： Shyng-Tsong T. Chen ,  Kaushik Arun Kumar ,  Stephen Edward Greco ,  Shom Ponoth ,  Terry Allen Spooner ,  David L. Rath ,  Wei-Tsu Tseng

IPC分类号： H01L21/4763

CPC分类号： H01L21/7684 ,  H01L21/3212 ,  H01L21/76832 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A chemical mechanical polishing (CMP) step is used to remove excess conductive material (e.g., Cu) overlying a low-k or ultralow-k interlevel dielectric layer (ILD) layer having trenches filled with conductive material, for a damascene interconnect structure. A reactive ion etch (RIE) or a Gas Cluster Ion Beam (GCIB) process is used to remove a portion of a liner which is atop a hard mask. A wet etch step is used to remove an oxide portion of the hard mask overlying the ILD, followed by a final touch-up Cu CMP (CMP) step which chops the protruding Cu patterns off and lands on the SiCOH hard mask. In this manner, processes used to remove excess conductive material substantially do not affect the portion of the hard mask overlying the interlevel dielectric layer.

摘要翻译： 化学机械抛光（CMP）步骤用于去除覆盖在具有填充有导电材料的沟槽的低k或超低k层间介质层（ILD）层上的过剩导电材料（例如Cu），用于镶嵌互连结构。 使用反应离子蚀刻（RIE）或气体簇离子束（GCIB）方法去除位于硬掩模顶部的衬垫的一部分。 使用湿蚀刻步骤去除覆盖在ILD上的硬掩模的氧化物部分，随后是最后的上覆Cu CMP（CMP）步骤，其将突出的Cu图案切掉并落在SiCOH硬掩模上。 以这种方式，用于去除过量的导电材料的工艺基本上不影响覆盖层间电介质层的硬掩模的部分。