公开(公告)号：US07355881B1

公开(公告)日：2008-04-08

申请号：US11285670

申请日：2005-11-22

申请人： Floyd L. Dankert ,  Victor F. Andrade ,  Randal L. Posey ,  Michael K. Ciraula ,  Alexander W. Schaefer ,  Jerry D. Moench ,  Soolin Kao Chrudimsky ,  Michael C. Braganza ,  Jan Michael Huber ,  Amy M. Novak

发明人： Floyd L. Dankert ,  Victor F. Andrade ,  Randal L. Posey ,  Michael K. Ciraula ,  Alexander W. Schaefer ,  Jerry D. Moench ,  Soolin Kao Chrudimsky ,  Michael C. Braganza ,  Jan Michael Huber ,  Amy M. Novak

IPC分类号： G11C11/00 ,  G11C7/10 ,  G11C7/00

CPC分类号： G11C7/18 ,  G11C7/1051 ,  G11C7/1057 ,  G11C7/12 ,  G11C2207/002

摘要： A circuit for implementing memory arrays using a global bitline domino read/write scheme. The memory circuit includes a plurality of cells each configured to store a bit of data. The memory circuit further includes a plurality of local bitlines, wherein each cells is coupled to one of the local bitlines. Each of the plurality of local bitlines is a differential bitline having a signal path and a complementary signal path which are cross-coupled by a pair of transistors.

摘要翻译： 使用全局位线多米诺读/写方案实现存储器阵列的电路。 存储器电路包括多个单元，每个单元被配置为存储一位数据。 存储器电路还包括多个本地位线，其中每个单元耦合到本地位线之一。 多个本地位线中的每一个是具有由一对晶体管交叉耦合的信号路径和互补信号路径的差分位线。