知搜-全球专利检索

  1. 登录
  2. 注册

搜索结果

28 条记录 (耗时 0.018 秒)

    MULTI-LEVEL TRACKING OF IN-USE STATE OF CACHE LINES
    21.
    发明申请
    MULTI-LEVEL TRACKING OF IN-USE STATE OF CACHE LINES 有权
    多级跟踪高速缓存线路的使用状态

    公开(公告)号：US20130275733A1

    公开(公告)日：2013-10-17

    申请号：US13992729

    申请日：2011-12-29

    申请人： Ilhyun Kim ,  Chen Koren ,  Alexandre J. Farcy ,  Robert L. Hinton ,  Choon Wei Khor ,  Lihu Rappoport

    发明人： Ilhyun Kim ,  Chen Koren ,  Alexandre J. Farcy ,  Robert L. Hinton ,  Choon Wei Khor ,  Lihu Rappoport

    IPC分类号： G06F9/30

    CPC分类号： G06F9/30079 ,  G06F9/30047 ,  G06F9/3814

    摘要： This disclosure includes tracking of in-use states of cache lines to improve throughput of pipelines and thus increase performance of processors. Access data for a number of sets of instructions stored in an instruction cache may be tracked using an in-use array in a first array until the data for one or more of those sets reach a threshold condition. A second array may then be used as the in-use array to track the sets of instructions after a micro-operation is inserted into the pipeline. When the micro-operation retires from the pipeline, the first array may be cleared. The process may repeat after the second array reaches the threshold condition. During the tracking, an in-use state for an instruction line may be detected by inspecting a corresponding bit in each of the arrays. Additional arrays may also be used to track the in-use state.

    摘要翻译： 该公开内容包括跟踪高速缓存行的使用状态以提高管道的吞吐量，从而提高处理器的性能。 可以使用第一阵列中的使用中的阵列跟踪存储在指令高速缓存中的多组指令的访问数据，直到这些集合中的一个或多个的数据达到阈值条件。 然后可以使用第二阵列作为使用中阵列，以便在将微操作插入流水线之后跟踪指令集。 当微操作从管道退出时，可以清除第一个阵列。 该过程可能在第二个阵列达到阈值条件之后重复。 在跟踪期间，可以通过检查每个阵列中的相应位来检测用于指令行的使用状态。 附加阵列也可用于跟踪使用状态。

    Method and apparatus for pipeline inclusion and instruction restarts in a micro-op cache of a processor
    23.
    发明授权
    Method and apparatus for pipeline inclusion and instruction restarts in a micro-op cache of a processor 有权
    用于处理器的微操作缓存中的管道包含和指令重新启动的方法和装置

    公开(公告)号：US08127085B2

    公开(公告)日：2012-02-28

    申请号：US12317959

    申请日：2008-12-31

    申请人： Lihu Rappoport ,  Chen Koren ,  Franck Sala ,  Oded Lempel ,  Ido Ouziel ,  Ilhyun Kim ,  Ron Gabor ,  Lior Libis ,  Gregory Pribush

    发明人： Lihu Rappoport ,  Chen Koren ,  Franck Sala ,  Oded Lempel ,  Ido Ouziel ,  Ilhyun Kim ,  Ron Gabor ,  Lior Libis ,  Gregory Pribush

    IPC分类号： G06F12/06

    CPC分类号： G06F12/0806 ,  G06F12/0864 ,  G06F12/0875 ,  G06F12/1045 ,  G06F12/126 ,  Y02D10/13

    摘要： Methods and apparatus for instruction restarts and inclusion in processor micro-op caches are disclosed. Embodiments of micro-op caches have way storage fields to record the instruction-cache ways storing corresponding macroinstructions. Instruction-cache in-use indications associated with the instruction-cache lines storing the instructions are updated upon micro-op cache hits. In-use indications can be located using the recorded instruction-cache ways in micro-op cache lines. Victim-cache deallocation micro-ops are enqueued in a micro-op queue after micro-op cache miss synchronizations, responsive to evictions from the instruction-cache into a victim-cache. Inclusion logic also locates and evicts micro-op cache lines corresponding to the recorded instruction-cache ways, responsive to evictions from the instruction-cache.

    摘要翻译： 公开了用于指令重新启动并包含在处理器微操作高速缓存中的方法和装置。 微操作高速缓存的实施例具有方式存储字段来记录存储相应宏指令的指令高速缓存方式。 与存储指令的指令 - 高速缓存行相关联的指令缓存使用指示在微操作高速缓存命中时被更新。 可以使用微操作高速缓存线中记录的指令高速缓存方式来定位使用中的指示。 受害者缓存释放微操作在微操作高速缓存未命中同步之后的微操作队列中排队，响应于从指令缓存到受害缓存的驱逐。 包含逻辑还定位并排除与记录的指令 - 高速缓存方式对应的微操作高速缓存行，以响应于来自指令高速缓存的逐出。

    Tracking temporal use associated with cache evictions
    24.
    发明授权
    Tracking temporal use associated with cache evictions 有权
    跟踪缓存驱逐相关的时间使用

    公开(公告)号：US07925834B2

    公开(公告)日：2011-04-12

    申请号：US11967191

    申请日：2007-12-29

    申请人： Peter J. Smith ,  Mongkol Ekpanyapong ,  Harikrishna Baliga ,  Ilhyun Kim

    发明人： Peter J. Smith ,  Mongkol Ekpanyapong ,  Harikrishna Baliga ,  Ilhyun Kim

    IPC分类号： G06F12/08

    CPC分类号： G06F12/123

    摘要： A method and apparatus for tracking temporal use associated with cache evictions to reduce allocations in a victim cache is disclosed. Access data for a number of sets of instructions in an instruction cache is tracked at least until the data for one or more of the sets reach a predetermined threshold condition. Determinations whether to allocate entry storage in the victim cache may be made responsive in part to the access data for sets reaching the predetermined threshold condition. A micro-operation can be inserted into the execution pipeline in part to synchronize the access data for all the sets. Upon retirement of the micro-operation from the execution pipeline, access data for the sets can be synchronized and/or any previously allocated entry storage in the victim cache can be invalidated.

    摘要翻译： 公开了一种用于跟踪与高速缓存驱逐相关联的时间使用以减少受害者高速缓存中的分配的方法和装置。 至少跟踪指令高速缓存中的多组指令的访问数据，直到一个或多个集合的数据达到预定的阈值条件。 是否在受害者缓存中分配条目存储的确定可以部分地响应于达到预定阈值条件的集合的访问数据。 可以部分地将微操作插入执行流水线以使所有集合的访问数据同步。 在从执行流水线退出微操作时，可以使集合的访问数据被同步，和/或可以使所述受害者缓存中的先前分配的任何条目存储器无效。

    METHOD AND APPARATUS FOR PIPELINE INCLUSION AND INSTRUCTION RESTARTS IN A MICRO-OP CACHE OF A PROCESSOR
    26.
    发明申请
    METHOD AND APPARATUS FOR PIPELINE INCLUSION AND INSTRUCTION RESTARTS IN A MICRO-OP CACHE OF A PROCESSOR 有权
    方法和装置在处理器的微型高速缓存中的管道包含和指导性恢复

    公开(公告)号：US20100138611A1

    公开(公告)日：2010-06-03

    申请号：US12326885

    申请日：2008-12-02

    申请人： LIHU RAPPOPORT ,  Chen Koren ,  Franck Sala ,  Ilhyun Kim ,  Lior Libis ,  Ron Gabor ,  Oded Lempel

    发明人： LIHU RAPPOPORT ,  Chen Koren ,  Franck Sala ,  Ilhyun Kim ,  Lior Libis ,  Ron Gabor ,  Oded Lempel

    IPC分类号： G06F12/00

    CPC分类号： G06F12/0864 ,  G06F12/0875 ,  G06F12/1045 ,  G06F12/126 ,  Y02D10/13

    摘要： Methods and apparatus for instruction restarts and inclusion in processor micro-op caches are disclosed. Embodiments of micro-op caches have way storage fields to record the instruction-cache ways storing corresponding macroinstructions. Instruction-cache in-use indications associated with the instruction-cache lines storing the instructions are updated upon micro-op cache hits. In-use indications can be located using the recorded instruction-cache ways in micro-op cache lines. Victim-cache deallocation micro-ops are enqueued in a micro-op queue after micro-op cache miss synchronizations, responsive to evictions from the instruction-cache into a victim-cache. Inclusion logic also locates and evicts micro-op cache lines corresponding to the recorded instruction-cache ways, responsive to evictions from the instruction-cache.

    摘要翻译： 公开了用于指令重新启动并包含在处理器微操作高速缓存中的方法和装置。 微操作高速缓存的实施例具有方式存储字段来记录存储相应宏指令的指令高速缓存方式。 与存储指令的指令 - 高速缓存行相关联的指令缓存使用指示在微操作高速缓存命中时被更新。 可以使用微操作高速缓存线中记录的指令高速缓存方式来定位使用中的指示。 受害者缓存释放微操作在微操作高速缓存未命中同步之后的微操作队列中排队，响应于从指令缓存到受害缓存的驱逐。 包含逻辑还定位并排除对应于所记录的指令 - 高速缓存方式的微操作高速缓存行，以响应于来自指令高速缓存的逐出。

    TRACKING TEMPORAL USE ASSOCIATED WITH CACHE EVICTIONS
    27.
    发明申请
    TRACKING TEMPORAL USE ASSOCIATED WITH CACHE EVICTIONS 有权
    跟踪与高速缓存行为有关的时间使用

    公开(公告)号：US20090172285A1

    公开(公告)日：2009-07-02

    申请号：US11967191

    申请日：2007-12-29

    申请人： Peter J. Smith ,  Mongkol Ekpanyapong ,  Harikrishna Baliga ,  Ilhyun Kim

    发明人： Peter J. Smith ,  Mongkol Ekpanyapong ,  Harikrishna Baliga ,  Ilhyun Kim

    IPC分类号： G06F12/08

    CPC分类号： G06F12/123

    摘要： A method and apparatus for tracking temporal use associated with cache evictions to reduce allocations in a victim cache is disclosed. Access data for a number of sets of instructions in an instruction cache is tracked at least until the data for one or more of the sets reach a predetermined threshold condition. Determinations whether to allocate entry storage in the victim cache may be made responsive in part to the access data for sets reaching the predetermined threshold condition. A micro-operation can be inserted into the execution pipeline in part to synchronize the access data for all the sets. Upon retirement of the micro-operation from the execution pipeline, access data for the sets can be synchronized and/or any previously allocated entry storage in the victim cache can be invalidated.

    摘要翻译： 公开了一种用于跟踪与高速缓存驱逐相关联的时间使用以减少受害者高速缓存中的分配的方法和装置。 至少跟踪指令高速缓存中的多组指令的访问数据，直到一个或多个集合的数据达到预定的阈值条件。 是否在受害者缓存中分配条目存储的确定可以部分地响应于达到预定阈值条件的集合的访问数据。 可以部分地将微操作插入执行流水线以使所有集合的访问数据同步。 在从执行流水线退出微操作时，可以使集合的访问数据被同步，和/或可以使所述受害者缓存中的先前分配的任何条目存储器无效。