-
公开(公告)号：CN118983319A
公开(公告)日：2024-11-19
申请号：CN202411046505.1
申请日：2019-11-01
申请人： 京东方科技集团股份有限公司 , 成都京东方光电科技有限公司
IPC分类号： H01L27/12 , G09G3/32 , G09G3/3233 , G09G3/3266 , G11C19/28 , H01L27/15 , H10K59/131
摘要： 本公开提供了一种显示基板，包括：显示区域和周边区域，显示区域内设置N个像素单元组，每个像素单元组配置有对应的栅线、第一重置信号线和第二重置信号线；周边区域内设置有驱动模块，驱动模块包括至少两个驱动电路，周边区域内还设置有与驱动电路一一对应的至少两个工作信号线组，驱动电路与工作信号线组交替设置，各驱动电路与其所对应的工作信号线组相邻；至少两个驱动电路包括：栅极驱动电路和重置驱动电路，重置驱动电路配置有能够依次输出重置扫描信号的N个第二信号输出端；第i个第二信号输出端与第i个像素单元组所配置的第二重置信号线、第i+1个像素单元组所配置的第一重置信号线连接。
-
公开(公告)号：CN118981238A
公开(公告)日：2024-11-19
申请号：CN202411008333.9
申请日：2024-07-25
申请人： 昆山寰安电子科技有限公司
发明人： 吴明豪
摘要： 本申请涉及计算机技术领域，提供嵌入式多媒体卡的多级下电系统、多级下电方法和装置。多级下电系统包括嵌入式多媒体卡eMMC、输入电源、第一下电保护模块、第一控制电路、第二下电保护模块、处理模块和下电控制模块；下电控制模块在判断输入电源断开的情况下，控制第一下电保护模块和第二下电保护模块与eMMC连通，设置GPIO端口为第一电平值以通知处理模块停止向eMMC发起写操作，检测GPIO端口的电平状态，在GPIO端口的电平状态为第二电平值的情况下，调节第一控制端的开通电压以控制第一下电保护模块断开与eMMC连接。通过GPIO双向通信实现系统的分级下电，实现了eMMC数据的下电保护。
-
-
-
公开(公告)号：CN112041927B
公开(公告)日：2024-11-19
申请号：CN201980028766.1
申请日：2019-04-30
申请人： 伊文萨思公司
发明人： D·E·菲施
IPC分类号： G11C11/4074 , G11C5/02 , G11C11/406 , G11C11/4076
-
-
公开(公告)号：CN118974826A
公开(公告)日：2024-11-15
申请号：CN202280094318.3
申请日：2022-01-27
申请人： 西门子工业软件有限公司
摘要： 一种由存储器内建自测试系统执行的地址跳过微调搜索，包括：在一个存储器库上执行存储器读取操作，以确定其是否失败于基于用于前一存储器库的参考微调值、正确地感测出存储数据的值；如果当前存储器库失败，则执行存储器读取操作以为所述当前存储器库搜索新的参考微调值；否则，将当前参考微调值视为用于当前存储器库的参考微调值，并继续测试下一个存储器库。搜索新参考微调值的范围可受当前参考微调值的限制。
-
公开(公告)号：CN118969054A
公开(公告)日：2024-11-15
申请号：CN202411038835.6
申请日：2024-07-31
申请人： 北京新忆科技有限公司
摘要： 本申请提出了一种存储器芯片的测试方法、装置及系统，其中，应用于第一存储器芯片的方法包括：在第一存储器芯片上电初始化后，获取第一存储区域中的配置信息；若配置信息为第一配置信息，基于第一存储器芯片内部的内建自测电路，进行第二测试项测试，且第二测试项测试过程中仅第一存储器芯片的电源和地对应的接口与第二晶圆测试机台对应的第二探针连接；其中，第一配置信息为第一晶圆测试机台对第一存储器芯片进行第一测试项测试后写入的。本方案可以减少第二测试项测试过程中所需的探针数量，提高测试的并行度，也可以大幅度减少晶圆测试所需时间，提升存储器芯片的测试效率。
-
公开(公告)号：CN118969045A
公开(公告)日：2024-11-15
申请号：CN202411464638.0
申请日：2024-10-21
申请人： 苏州宽温电子科技有限公司
摘要： 本发明涉及数据存储技术领域，尤其是指一种存储阵列装置、数据存储设备及数据存储方法，该存储阵列装置包括多根控制子线、多个存储单元、多根数据传输位线以及数据读取模块；其中多个所述存储单元沿着第一方向分布，且每个存储单元的第一端口独立连接于一根控制子线，多根所述数据传输位线沿着与存储单元分布方向相垂直的第二方向延伸，且任意一根数据传输位线至少与一个存储单元的第二端口或第三端口相连，与所述存储单元形成存储阵列的主体结构，所述数据读取模块包括多组数据读取结构，每组数据读取结构与多根数据传输位线均匀连接。本发明有效地提高了存储单元的布局密度和存储容量，同时优化了数据存储与读取效率，降低了功耗和成本。
-
公开(公告)号：CN118969039A
公开(公告)日：2024-11-15
申请号：CN202411441868.5
申请日：2024-10-16
申请人： 青岛海存微电子有限公司
摘要： 本申请提供了一种写入电路、方法以及阵列，包括用于产生多个脉冲信号的多脉冲发生模块；其中，多个脉冲信号包括多个依次交叠的第一脉冲信号和第二脉冲信号，第一脉冲信号和第二脉冲信号的写入方向相反；第一脉冲信号的幅值呈逐渐递减趋势，且处于相邻两个第一脉冲信号之间的第二脉冲信号的幅值小于相邻两个第一脉冲信号的幅值，和/或，第一脉冲信号的脉宽呈逐渐递减趋势，且处于相邻两个第一脉冲信号之间的第二脉冲信号的脉宽小于相邻两个第一脉冲信号的脉宽；通过多个脉冲信号使处于中间状态的磁存储器进行确定性翻转。本申请能够提供一种不需要优化MTJ刻蚀工艺，就能够提高磁存储器件的数据写入成功率的技术方案。
-
-
-
-
-
-
-
-
-
搜索结果
77599 条记录 (耗时 0.029 秒)
