公开(公告)号：CN105634507A

公开(公告)日：2016-06-01

申请号：CN201511019077.4

申请日：2015-12-30

Applicant: 东南大学

Inventor： 张川 ,  杨俊梅 ,  尤肖虎

IPC: H03M13/15

CPC classification number: H03M13/1111 ,  H03M13/1191 ,  H03M13/13 ,  H03M13/1555

Abstract: 本发明公开了一种极化码置信传播译码器的流水线架构，包括BP译码器和计算模块BCB，其中，BP译码器的BP译码算法通过一个包含(n+1)N个节点的n阶因子图迭代实现，N代表码长，每一个节点包含两种类型的似然概率，分别为第一似然概率和第二似然概率，以BP译码器的输入端为左端，输出端为右端，则第一似然概率用于左边到右边消息更新和传递，第二似然概率用于右边到左边的消息更新和传递。计算模块BCB包括相邻两阶相隔N/2比特位置的4个节点之间的消息更新和传递。本发明适用于极化码的高吞吐率、低复杂度BP译码器架构，在降低硬件实现复杂度的同时，提高了处理速度。

公开(公告)号：CN103098378A

公开(公告)日：2013-05-08

申请号：CN201180043802.5

申请日：2011-09-12

Applicant: 桑迪士克科技股份有限公司

Inventor： J.纳拉达西 ,  A.温基塔查拉姆

IPC: H03M13/15 ,  H03M13/29

CPC classification number: G06F11/1012 ,  H03M13/151 ,  H03M13/1545 ,  H03M13/1555 ,  H03M13/3723 ,  H03M13/6561

Abstract: 公开了用于进行分布式ECC操作的系统和方法。方法包括在存储器器件的控制器中：接收包括数据块和对于该数据块的主错误校正编码（ECC）数据的数据。该数据块包括数据的第一子块和与该第一子块对应的第一ECC数据。该方法包括开始数据块ECC操作以使用所述主ECC数据来处理所述数据块以及开始子块ECC操作以使用所述第一ECC数据来处理所述第一子块。该方法还包括基于所述子块ECC操作的结果来选择性地开始所述数据块ECC操作的错误位置搜索。

公开(公告)号：CN101160727A

公开(公告)日：2008-04-09

申请号：CN200580028645.5

申请日：2005-08-22

Applicant: 美商传威股份有限公司

Inventor： S·巴塔查里亚 ,  N·古普塔 ,  Y·米塔尔 ,  P·达施尼 ,  S·穆克霍帕迪亚伊

IPC: H03M13/15

CPC classification number: H03M13/1555 ,  H03M13/09 ,  H03M13/1545 ,  H03M13/1575

Abstract: 用于纠正在GFP－T超级块中的错误的方法包括把64字节的数据缓存到8×8字节缓存器，把标记字节缓存到分开的缓存器，计算CRC余数，和在三阶段中执行单误码和双误码纠错。在第一阶段，把CRC余数与单误码校正子表进行比较，如果错误被定位，则纠正该错误。在第二阶段，把CRC余数与双误码校正子表进行比较，如果错误被定位，则纠正该错误。第三阶段纠正双误码的第二错误。标记字节首先被处理，然后一次八个字节地处理数据字节。

公开(公告)号：CN1286275C

公开(公告)日：2006-11-22

申请号：CN00135313.6

申请日：2000-10-24

Applicant: 三洋电机株式会社

Inventor： 大山达史 ,  有坂通 ,  山内英树

IPC: H03M13/00 ,  H03M13/29

CPC classification number: H03M13/1555 ,  H03M13/1515 ,  H03M13/1535 ,  H03M13/158 ,  H03M13/29 ,  H03M13/2909

Abstract: 纠错电路(6)设置有对存储在缓冲存储器(5)内的积代码成组化了的PI系列行代码进行纠错的第一纠错运算电路(9)和对PO系列行代码进行纠错的第二纠错运算电路(10)。第一纠错运算电路纠正完的数据被传送到第二纠错运算电路(10)的第二误码计算电路(13)，第二误码计算电路(13)设置有存储误码计算过程的经过的存储元件(13bn)，并在输入纠正过的PI系列行数据时从存储元件(13bn)中读出对应的数据并进行误码运算，然后把该值写入到存储在存储元件(13bn)内的旧的数据上。

公开(公告)号：CN102377521B

公开(公告)日：2014-10-22

申请号：CN201110225826.4

申请日：2011-08-04

Applicant: 马维尔以色列(M.I.S.L.)有限公司

Inventor： O·沙菲瑞尔 ,  E·伊曾伯格 ,  E·艾米特 ,  D·梅尔兹

IPC: H04L1/00

CPC classification number: H04L1/0045 ,  H03M13/1515 ,  H03M13/1555 ,  H03M13/6306 ,  H04L1/0057

Abstract: 根据在此描述的教示，提供用于执行前向纠错的系统和方法。针对数据流中的帧执行前向纠错的解码器包括状态机，该状态机被配置为确定由解码器接收帧内的码块是完整码块还是部分码块，帧包括多个码块。解码单元被配置为接收码块，并且当码块是部分码块时，基于对该部分码块的解码和向解码单元输入的附加部分解码结果，来生成输出。

公开(公告)号：CN101160727B

公开(公告)日：2012-03-21

申请号：CN200580028645.5

申请日：2005-08-22

Applicant: 美商传威股份有限公司

Inventor： S·巴塔查里亚 ,  N·古普塔 ,  Y·米塔尔 ,  P·达施尼 ,  S·穆克霍帕迪亚伊

IPC: H03M13/15

CPC classification number: H03M13/1555 ,  H03M13/09 ,  H03M13/1545 ,  H03M13/1575

Abstract: 用于纠正在GFP-T超级块中的错误的方法包括把64字节的数据缓存到8×8字节缓存器，把标记字节缓存到分开的缓存器，计算CRC余数，和在三阶段中执行单误码和双误码纠错。在第一阶段，把CRC余数与单误码校正子表进行比较，如果错误被定位，则纠正该错误。在第二阶段，把CRC余数与双误码校正子表进行比较，如果错误被定位，则纠正该错误。第三阶段纠正双误码的第二错误。标记字节首先被处理，然后一次八个字节地处理数据字节。

公开(公告)号：CN101960723A

公开(公告)日：2011-01-26

申请号：CN200880127752.7

申请日：2008-09-19

Applicant: 株式会社东芝

Inventor： 山家阳

IPC: H03M13/15 ,  G06F12/16 ,  G11C16/02 ,  G11C16/06 ,  G11C29/42

CPC classification number: H03M13/1545 ,  G06F11/1068 ,  G11C16/0483 ,  G11C2029/0411 ,  H03M13/1555

Abstract: 提供了能够高速执行Chien搜索处理的Chien搜索装置和Chien搜索方法。该Chien搜索装置在校正从非易失性存储器读出的数据中所包括的错误时计算错误位置，并包括：第一处理单元，其对输入数据的错误校正区域以至少一个位为单位执行错误位置的搜索处理；以及第二处理单元，其在所述输入数据的非错误校正目标区域中一次处理多个位。

公开(公告)号：CN1317643C

公开(公告)日：2007-05-23

申请号：CN01122443.6

申请日：2001-07-09

Applicant: 三星电子株式会社

Inventor： 权亨俊

IPC: G06F12/00 ,  H03M13/00

CPC classification number: H03M13/1555 ,  G11C8/10 ,  H03M13/1515 ,  H03M13/6566

Abstract: 一种存储装置，采用多个双存储体RAM来允许同时写入/读取操作。该存储器可用于高速块流水线式里德索罗门解码器，用于在流水线式处理期间暂时存储输入的码字。存储器控制器允许在每个连续帧周期期间对双存储体RAM进行写入和读取，从而每给定数个帧周期读取双存储体RAM的每个存储体，并且每相同的给定数个帧周期进行写入，并且在每个连续帧周期期间，读取存储体与写入存储体不同地包含在所述多个双存储体RAM的不同的一个中。

公开(公告)号：CN1757165A

公开(公告)日：2006-04-05

申请号：CN03802655.4

申请日：2003-01-22

Applicant: 汤姆森许可公司

Inventor： L·R·小利特温 ,  D·韦莱斯

IPC: H03M13/00

CPC classification number: G11B20/1803 ,  G11B20/10296 ,  H03M13/1515 ,  H03M13/1555

Abstract: 描述了一种译码器和译码方法，其中在出错位组生成器(410)中从码字计算出错位组，在错误多项式生成器(420)中根据出错位组生成错误多项式，在错误位置生成器(430)中从错误多项式确定错误位置，在错误大小生成器(440)中从错误多项式计算错误大小，以及由纠错码字生成器(450)根据错误位置和错误大小校正码字。描述了译码器内部块消息传送方案，其中一个或多个部件(410，420，430，440，450)生成不活动消息(640，650)，以便发信号告知具有处理相应于下一个码字的能力。描述了双Chien搜索块(930，940)实施方案，其中Chien块(930)被使用来确定相应于特定的码字的错误的数目，这与由Chien/Forney块(940)执行的错误位置与大小的计算是分开的。描述了增强的Chien搜索单元结构，它利用附加的Galois区加法器(1140)来使码字与错误矢量同步，由此减小延时和相应于用LIPO寄存器(952)实施的纠错块(950)的花费。

公开(公告)号：CN1439197A

公开(公告)日：2003-08-27

申请号：CN01807370.0

申请日：2001-03-27

Applicant: 松下电器产业株式会社

Inventor： 福冈俊彦 ,  千田浩之

IPC: H03M13/37

CPC classification number: H03M13/1555 ,  H03M13/15 ,  H03M13/1515 ,  H03M13/1535 ,  H03M13/37

Abstract: 防止在对扩大里德—索罗门码解码时误纠错。包括从输入数据计算输入数据故障位以及从根据输入数据所求出的第1纠错数据计算纠错数据故障位的故障位计算部、输出根据输入数据故障位的误码评价多项式以及误码位置多项式的各次数的系数和误码大小的评价多项式·位置多项式导出部、输出误码位置多项式的根的钱氏搜索部、将输入数据中存在误码时对输入数据进行了纠错处理的数据和不存在误码时的输入数据作为第1纠错数据输出并且将第1纠错数据中存在误码时对进行复原后获得的输入数据和不存在误码时的第1纠错数据作为第2纠错数据输出的纠错部。