-
公开(公告)号：CN104052471A
公开(公告)日：2014-09-17
申请号：CN201410092976.6
申请日：2014-03-13
Applicant: 三星电子株式会社
CPC classification number: H03L7/085 , H03L7/095 , H03L7/0997 , H03L7/10 , H03L2207/50
Abstract: 提供一种全数字锁相环和操作全数字锁相环的方法，所述方法包括：使用搜索窗检测全数字锁相环的反馈信号中的相变；基于检测结果，控制全数字锁相环的闭环带宽。当在搜索窗之外检测到相变时的闭环带宽大于当在搜索窗之内检测到相变时的闭环带宽。
-
公开(公告)号：CN1883119A
公开(公告)日：2006-12-20
申请号：CN200480033563.5
申请日：2004-09-13
Applicant: 模拟设备股份有限公司
CPC classification number: H03L7/0992 , H03L7/0996 , H03L7/0997 , H03L7/10 , H03L7/18
Abstract: 提供一种锁相环结构，它提高环路所产生的信号的稳定性。其包括振荡器网络，反馈回路及控制器。该振荡器网络产生环路输出信号，其频率响应于控制电压频率确定参数而变化，该反馈回路响应于环路输出信号和基准信号而产生控制电压，并且该控制器递增频率确定参数以维持该控制电压在预定的控制电压范围内。这些结构通过使用低增益的振荡器结构而增强信号的稳定性，并且由于这些结构始终是在闭合环路的条件下运行而简化和缩短了环路的操作。
-
公开(公告)号：CN1781251A
公开(公告)日：2006-05-31
申请号：CN200480011253.3
申请日：2004-03-10
Applicant: 英特尔公司
IPC: H03L7/099
CPC classification number: H03L7/0997 , H03L7/085
Abstract: 在一些实施方案中，电路包括振荡器电路(102)和控制电路(104)。振荡器电路产生时钟信号并且包括可选择延迟电路(106)。控制电路从振荡器中接收时钟信号并且接收参考信号。控制电路向振荡器电路提供控制信号来启动可选择延迟电路，以改变时钟信号的频率。在一些实施方案中，方法包括在振荡器电路中产生时钟信号，处理时钟信号来产生控制信号，以及启动振荡器电路中的可选择延迟电路来响应控制信号。
-
公开(公告)号：CN1708905A
公开(公告)日：2005-12-14
申请号：CN200380102150.3
申请日：2003-10-28
Applicant: 思科技术公司
IPC: H03L7/081
CPC classification number: G11C29/028 , G01R31/31725 , G06F1/04 , G11C29/02 , G11C29/50012 , H03L7/0805 , H03L7/0812 , H03L7/0997
Abstract: 一种包括感应电路的电路，所述感应电路包括第一延迟电路和调节电路。调节电路包括感应计数器和参考计数器。感应计数器耦合到第一延迟电路，并且被配置为对由第一延迟电路提供的振荡数计数，并且当感应计数器达到阈值时，向调节电路提供通知。参考计数器耦合到感应计数器和参考时钟。参考计数器被配置为存储代表了感应计数器达到阈值所经历的时间的参考时间。该电路还包括耦合到感应电路的第二延迟电路。
-
公开(公告)号：CN102082570A
公开(公告)日：2011-06-01
申请号：CN201010573314.2
申请日：2010-12-03
Applicant: 华为技术有限公司
IPC: H03L7/08
CPC classification number: H03L7/0997
Abstract: 本发明的实施例提供了一种时钟电路和提供时钟信号的方法，涉及电路技术领域，为有效优化电路性能而发明。所述时钟电路，包括：自适应时钟产生电路，用于输出自适应时钟信号；自适应时钟驱动电路，用于在所述自适应时钟信号驱动下工作，所述自适应时钟驱动电路的最高可工作频率大于或等于所述自适应时钟信号的频率；当所述自适应时钟驱动电路的工作条件发生变化时，所述自适应时钟驱动电路的最高可工作频率发生变化，所述自适应时钟产生电路输出的自适应时钟信号的频率发生变化，且所述自适应时钟信号的频率变化与所述最高可工作频率变化方向一致。本发明可用于数字电路的设计和制作中。
-
Patent Agency Ranking
公开(公告)号：CN106105036A
公开(公告)日：2016-11-09
申请号：CN201580014666.5
申请日：2015-02-17
Applicant: 英赛瑟库尔公司
CPC classification number: G06F1/12 , G06F1/08 , G06F13/4282 , G06F2213/0042 , H03K3/0315 , H03K5/135 , H03L7/085 , H03L7/0997 , H03L7/22 , H03L2207/50
Abstract: 本发明涉及一种调节振荡器时钟频率的方法，该方法包括以下步骤：向第一振荡器(OSC1)应用第一控制值(S1)；向第二振荡器(OSC2)应用与所述第一控制值不同的第二控制值(S2)；测量所述第一振荡器和所述第二振荡器各自的频率(N1，N2)；基于应用了相同第三控制值的所述第一振荡器和所述第二振荡器之间测量的频率偏差，基于所述第三控制值，并且基于应用于所述第二振荡器的所述控制值(S2)，通过差值法确定所述第二振荡器(OSC2)的修正频率测量值(N2C)；基于所述第一振荡器的测量频率，基于所述修正频率，基于所述第一控制值和所述第二控制值，以及基于所期望的频率(NC1)，通过插值法确定新的第一控制值(S1’)；以及向所述第一振荡器应用所述新的第一控制值。
-
公开(公告)号：CN105391424A
公开(公告)日：2016-03-09
申请号：CN201510542100.1
申请日：2015-08-28
Applicant: 意法半导体国际有限公司
IPC: H03K3/011
CPC classification number: H03L1/00 , H03K3/011 , H03K3/0315 , H03K3/0322 , H03K3/354 , H03L1/022 , H03L7/0812 , H03L7/0891 , H03L7/0895 , H03L7/093 , H03L7/0995 , H03L7/0997 , H03L7/148 , H03L7/18
Abstract: 本公开涉及对于过程、温度和电压变化而具有稳定频率的CMOS振荡器。时钟信号生成电路被配置为生成具有跨越多个运行条件的变化而被保持的频率的时钟信号，多个运行条件的变化例如供应电压、温度以及处理时间的改变。在实施例中，PVT补偿的CMOS环形振荡器的生成的时钟信号的频率扩展被配置用于补偿供应电压的变化以及用于经由过程和温度补偿电路来补偿过程和温度的变化。PVT补偿的CMOS环形振荡器包括经调节的电压供应电路，以生成抵抗由于总供应电压的改变而导致的变化的供应电压。
-
公开(公告)号：CN102931983A
公开(公告)日：2013-02-13
申请号：CN201110306286.2
申请日：2011-09-26
Applicant: 财团法人交大思源基金会
IPC: H03L7/099
CPC classification number: H03L7/0997
Abstract: 一种延迟元件包含第一反相晶体管对、第二反相晶体管对以及数个延迟单元。第一反相晶体管对用以接收输入信号。第二反相晶体管对交错耦接第一反相晶体管对，并由第一反相晶体管对交错控制。延迟单元分别迭接于第一反相晶体管对之间以及第二反相晶体管对之间，用以提供连续的数个信号传递延迟，其中输入信号经由第一反相晶体管对、第二反相晶体管对与延迟单元依序操作而延迟预设时间，以产生相对应预设时间的输出信号。一种数字控制振荡器亦于此揭露。
-
公开(公告)号：CN1714509A
公开(公告)日：2005-12-28
申请号：CN200380103727.2
申请日：2003-11-21
Applicant: 日本电气株式会社
CPC classification number: H03L7/199 , H03L7/099 , H03L7/0997 , H03L7/10
Abstract: 一种PLL电路，具有：相位比较机构，其对基准信号和内部信号的相位进行比较，并输出与其相位差对应的相位差信号；多个振荡器，其具有互不相同的频率可变范围，且根据各个相位控制信号控制振荡频率；选择机构，其根据相位差信号或相位控制信号，选择多个振荡器的输出中的1个；和分频机构，其通过将由选择机构选择的振荡器的输出分频，生成内部信号；并且，在振荡器的选择状态发生变化时使所述分频器的输出相位与基准信号的相位接近。由此，可根据所期望的振荡频率，在短时间内选择所需的电压控制振荡器。
-
公开(公告)号：CN106506001A
公开(公告)日：2017-03-15
申请号：CN201611061473.8
申请日：2016-11-25
Applicant: 上海华力微电子有限公司
IPC: H03L7/099
CPC classification number: H03L7/0997
Abstract: 本发明公开了一种应用于PLL的高性能VCO电路，包括：多个首尾反相相连的延时单元，用于产生增益和延时，多个延时单元级联后产生增益不小于1、延时大于180度的信号并反馈至第一级延时单元的输入端；缓冲器，用于隔离后续电路对延时单元的影响，通过本发明，实现了一种既能满足宽频率范围又能得到较小KVCO值，且面积小的高性能VCO电路以应用于PLL。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.015 seconds)
