公开(公告)号：CN109257040A

公开(公告)日：2019-01-22

申请号：CN201811230885.9

申请日：2018-10-22

申请人： 上海安路信息科技有限公司

发明人： 王元

IPC分类号： H03K19/0175 ,  H03K19/0185

CPC分类号： H03K19/017545 ,  H03K19/017581 ,  H03K19/018571 ,  H03K19/018585

摘要： 本申请涉及FPGA技术，公开了一种延迟缓冲电路及非对称时钟网络。此延迟缓冲电路包括第一CMOS反相器、第一可调缓冲器和输出反相器，通过设置第一可调缓冲器的参数来阻止输出反相器输入信号的变化，进而增加缓冲器延迟；此非对称时钟网络是将上述可调延迟缓冲器设置到FPGA内部多级非对称时钟网络的各级水平节点和垂直节点处，实现对不同位置的时钟网络延迟进行延迟调节最终减小各个时钟偏斜间的延迟差。本申请大大减少整个时钟网络时钟偏斜，一定程度上增强了时钟信号的稳定性，提高了系统性能。

公开(公告)号：CN101207379B

公开(公告)日：2012-05-30

申请号：CN200710301530.X

申请日：2007-12-21

申请人： 财团法人工业技术研究院

发明人： 吕鸿文 ,  苏朝琴

IPC分类号： H03K19/0175 ,  H03K19/0185 ,  H03K19/20

CPC分类号： H03K19/018571 ,  H03K19/00323 ,  H03K19/01707 ,  H04L25/0272 ,  H04L25/028

摘要： 本发明关于一种具有一输入端子及一输出端子的缓冲器电路，包含：第一反相器，具有耦接至该输入端子的输入节点及耦接至输出端子的输出节点；第二反相器，具有耦接至参考电压的输入节点及输出节点；第三反相器，具有耦接至输出端子的输入节点及耦接至该第二反相器的输出节点的输出节点；第四反相器，具有耦接至第二反相器的输出节点的输入节点及耦接至输出端子的输出节点；第五反相器，具有输入节点及耦接至输出端子的输出节点；第六反相器，具有输入节点及耦接至第二反相器的输出节点的输出节点；第一电阻性器件，耦接于输出端子与该第五反相器的输入节点之间；及第二电阻性器件，耦接于第二反相器输出节点与该第六反相器的输入节点之间。

公开(公告)号：CN101136238A

公开(公告)日：2008-03-05

申请号：CN200710148555.0

申请日：2007-08-29

申请人： 尔必达存储器株式会社

发明人： 木下博人 ,  藤泽宏树

IPC分类号： G11C7/10

CPC分类号： H03K17/6872 ,  G11C7/1051 ,  G11C7/1057 ,  G11C2207/2254 ,  H03K19/0005 ,  H03K19/018571

摘要： 一种半导体的输出电路，包括单位缓冲器，每个单位缓冲器具有在电源端VDDQ和输出端DQ之间连接的晶体管和电阻器，以及在电源端VSSQ和输出端DQ之间连接的晶体管和电阻器。该单位缓冲器中包括的晶体管的导通电阻值基本上相互相等，并且该单位缓冲器中包括的电阻器的电阻值相互不同。基于电阻器的电阻值之间的差值，可以抵消由于电源电阻引起的阻抗偏差。

公开(公告)号：CN1271531C

公开(公告)日：2006-08-23

申请号：CN03143055.4

申请日：1994-11-28

申请人： 富士通株式会社

发明人： 田口真男 ,  樋口刚

IPC分类号： G06F13/00

CPC分类号： H04L25/028 ,  H03K19/00384 ,  H03K19/018571 ,  H04L25/0266 ,  H04L25/0278 ,  H04L25/0292 ,  H04L25/0298

摘要： 一种电子系统，包括多个各具有信号输入输出功能的电子电路，一条与所述多个电子电路连接的总线，与总线端部相连接的第一终端电阻，以及一个具有产生第一电压的第一部分和产生第二电压的第二部分的终端电压电路。第一电压和第二电压之和作为一个电源电压提供给所述多个与总线相连的电子电路。第二电压则提供给第一终端电阻作为终端电压。

公开(公告)号：CN1260889C

公开(公告)日：2006-06-21

申请号：CN03106033.1

申请日：2003-02-20

申请人： 三菱电机株式会社

发明人： 飞田洋一

IPC分类号： H03K19/0185

CPC分类号： G09G3/3688 ,  G09G2310/0289 ,  H03K19/0013 ,  H03K19/018571

摘要： 驱动电路(20)具备第1电平移位电路(21)，输出比输入电位(VI)高规定电压(|VTP|+VTN)的电位(V22)；工作电路(30)，向输出节点(N30)输出比第1电平移位电路(21)的输出电位(V22)低规定电压(|VTP|+VTN)的电位(VI)；第2电平移位电路(25)，输出比输入电位(VI)低规定电压(|VTP|+VTN)的电位(V27)；非工作电路(33)，向输出节点(N30)输出比第2电平移位电路(25)的输出电位(V27)高规定电压(|VTP|+VTN)的电位(VI)；和电容(29)，连接在第1和第2电平移位电路(21、25)的输出节点(N22、N27)之间。因此，直通电流小。

公开(公告)号：CN1629913A

公开(公告)日：2005-06-22

申请号：CN200410090567.9

申请日：2001-11-22

申请人： 株式会社日立显示器

发明人： 宫泽敏夫 ,  佐藤秀夫 ,  佐藤友彦 ,  槙正博

IPC分类号： G09G3/20 ,  G09G3/30 ,  G09G3/36 ,  H03K19/0185

CPC分类号： H03K5/003 ,  G09G3/3648 ,  G09G2300/0408 ,  G09G2310/0289 ,  G09G2330/02 ,  H03K19/0013 ,  H03K19/018571

摘要： 一种显示装置具有包括用多晶硅MISTFT形成的电平变换器的驱动器。电平变换器包括：第一、第二和第三N沟道型MISTFT(NMISTFT)以及第一、第二和第三P沟道型MISTFT(RMISTFT)。第一NMISTFT和PMISTFT的栅极端子和第一端子以及第三PMISTFT的栅极端子通过电容连接到输入端子。第二NMISTFT和PMISTFT的第二端子以及第三NMISTFT的栅极端子通过电容连接到输入端。第三PMISTFT的第一端子、第一NMISTFT和PMJSTFT的第二端子连接到高压电源线。第三NMISTFT的第二端子、第二NMISTFT和PMISTFT的栅极端子和第一端子连接到低压电源线。第三PMISTFT的第二端子和第三NMISTFT的第一端子连接到输出端。

公开(公告)号：CN1182431C

公开(公告)日：2004-12-29

申请号：CN01139448.X

申请日：2001-11-22

申请人： 株式会社日立制作所 ,  日立装置工程株式会社

发明人： 宫泽敏夫 ,  佐藤秀夫 ,  佐藤友彦 ,  槙正博

IPC分类号： G02F1/136 ,  G09G3/26

CPC分类号： H03K5/003 ,  G09G3/3648 ,  G09G2300/0408 ,  G09G2310/0289 ,  G09G2330/02 ,  H03K19/0013 ,  H03K19/018571

摘要： 一种显示装置具有包括用多晶硅MISTFT形成的电平变换器的驱动器。电平变换器包括：第一、第二和第三N沟道型MISTFT(NMISTFT)以及第一、第二和第三P沟道型MISTFT(PMISTFT)。第一NMISTFT和PMISTFT的栅极端子和第一端子以及第三PMISTFT的栅极端子通过电容连接到输入端子。第二NMISTFT和PMISTFT的第二端子以及第三NMISTFT的栅极端子通过电容连接到输入端。第三PMISTFT的第一端子、第一NMISTFT和PMISTFT的第二端子连接到高压电源线。第三NMISTFT的第二端子、第二NMISTFT和PMISTFT的栅极端子和第一端子连接到低压电源线。第三PMISTFT的第二端子和第三NMISTFT的第一端子连接到输出端。

公开(公告)号：CN102957420A

公开(公告)日：2013-03-06

申请号：CN201210305662.0

申请日：2012-08-24

申请人： 瑞萨电子株式会社

发明人： 岩崎正

IPC分类号： H03K19/08

CPC分类号： H03K19/018571 ,  H03K19/018585 ,  H04L25/0278

摘要： 本发明涉及半导体器件。一种半导体器件，包括：可变电阻器，在加重模式下将其电阻值设定为第一电阻值且在去加重模式下将其电阻值设定为小于第一电阻值的第二电阻值；第一驱动器，在加重模式下将其输出阻抗设定为第三电阻值并且在去加重模式下将其输出阻抗设定为大于第三电阻值的第四电阻值；第二驱动器，在加重模式下将其输出阻抗设定为第五电阻值并且在去加重模式下将其输出阻抗设定为大于第五电阻值的第六电阻值；以及控制器，根据输入信号控制第一和第二驱动器的导通状态，并且在加重模式和去加重模式之间切换第一和第二驱动器的输出阻抗以及可变电阻器的电阻值。

公开(公告)号：CN102204104A

公开(公告)日：2011-09-28

申请号：CN200980143485.7

申请日：2009-10-29

申请人： 罗姆股份有限公司

发明人： 故岛秀数

IPC分类号： H03K19/0185

CPC分类号： H03K19/018571 ,  G09G3/2092 ,  G09G3/3614 ,  G09G3/3688 ,  G09G2300/0426 ,  G09G2310/0289

摘要： 本发明提供一种电平移位电路、负载驱动装置及液晶显示装置。本发明所涉及的电平移位电路具有差动放大器(2)，所述差动放大器(2)通过使用在接地电位(VSS)的施加端和负电位(MVDD)的施加端之间连接的、由一对N沟道型场效应晶体管(N1、N2)构成的差动输入级，以差动方式接收在接地电位(VSS)和正电位(VDDI)之间被脉冲驱动的输入信号(IN)，并对其进行差动放大，来生成在接地电位(VSS)和负电位(MVDD)之间被脉冲驱动的输出信号(OUT)。

公开(公告)号：CN1694360B

公开(公告)日：2011-09-14

申请号：CN200510068452.4

申请日：2005-04-28

申请人： 三星移动显示器株式会社

发明人： 申东蓉

IPC分类号： H03K19/0185 ,  G09G3/20

CPC分类号： H03K19/018571 ,  G09G3/20 ,  G09G2310/0289 ,  H03K19/01721

摘要： 电平转换器以及使用该电平转换器的平板显示器。电平转换器用于接收其第一电平电压和第二电平电压交替变化的输入信号，并根据第一电平电压和第二电平电压产生第三电平电压和第四电平电压，其包括第一晶体管，其连接在第一电源和输出端之间；第二晶体管，其连接在输出端和第二电源之间、电容器，其连接在第一晶体管和第二晶体管的栅极之间；以及开关，其将对应于第一电平电压的电压施加到第一晶体管的栅极，且阻止将输入信号施加到第一晶体管的栅极。