-
公开(公告)号：CN113115509B
公开(公告)日：2025-01-10
申请号：CN202110022120.1
申请日：2021-01-08
Applicant: TDK株式会社
Abstract: 本发明在具有在基板上交替层叠有多个导体层和多个绝缘层的构造的电子部件中，提高从侧面的散热性。电子部件(1)具备基板(2)、在基板(2)上交替层叠的多个导体层(M1～M4)以及多个绝缘层(11～14)。多个绝缘层(11～14)的侧面(11s～14s)具有比基板(2)的侧面(2s)后退的凹部(11a～14a)和从凹部(11a～14a)突出的凸部(11b～14b)。这样，由于绝缘层(11～14)的侧面(11s～14s)具有凹凸形状，因此侧面(11s～14s)的露出面积增加。由此，能够提高从侧面(11s～14s)的散热性。
-
公开(公告)号：CN119790477A
公开(公告)日：2025-04-08
申请号：CN202380062674.1
申请日：2023-04-17
Applicant: TDK株式会社
Abstract: 本发明的技术问题在于，在具有线圈图案及导体柱埋入磁性素体的结构的线圈部件中，进一步提高导体柱及端子电极和磁性素体的绝缘性。本发明的线圈部件(1)具备：磁性素体(M)，其具有安装面(4)；线圈图案(130)，其埋入磁性素体(M)；导体柱(P1)，其埋入磁性素体(M)，且一端与线圈图案(130)连接；柱保护膜(15)，其设置于导体柱(P1)和磁性素体(M)之间；罩绝缘膜(21)，其覆盖磁性素体(M)的安装面(4)；以及端子电极(E1)，其设置于罩绝缘膜(21)上，且经由罩绝缘膜(21)的开口(21a)与导体柱(P1)的另一端连接。柱保护膜(15)由与罩绝缘膜(21)不同的绝缘材料构成。
-
公开(公告)号：CN113141701B
公开(公告)日：2024-10-11
申请号：CN202110061537.9
申请日：2021-01-18
Applicant: TDK株式会社
Abstract: 本发明在具有在基板上交替层叠有多个导体层和多个绝缘层的构造的电子部件中，提高从侧面的散热性。电子部件(1)具备基板(2)、在基板(2)上交替层叠的多个导体层(M1～M4)以及多个绝缘层(11～14)。多个绝缘层(11～14)的侧面(11s～14s)具有比基板(2)的侧面(2s)更后退的凹部(11a～14a)和从凹部(11a～14a)突出的凸部(11b～14b)。凹部(11a)被由无机绝缘材料构成的电介质膜(4)覆盖。这样，由于绝缘层(11～14)的侧面(11s～14s)具有凹凸形状，因此侧面(11s～14s)的露出面积增加。由此，能够提高从侧面(11s～14s)的散热性。而且，能够通过设置于凹部(11a)的电介质膜(4)提高刚性，并且能够保护绝缘层(11)。
-
公开(公告)号：CN117690712A
公开(公告)日：2024-03-12
申请号：CN202311164612.X
申请日：2023-09-11
Applicant: TDK株式会社
Abstract: 本发明的技术问题在于，在具有层间绝缘膜和导体层交替层叠而成的线圈部被磁性素体埋入的结构的线圈部件中，进一步提高磁特性。本发明的线圈部件(1)具备：磁性素体(M)；以及埋入磁性素体(M)，层间绝缘膜(10～14)和导体层(C0～C3)交替层叠的线圈部(3)。导体层(C0～C3)分别具有线圈图案。导体层(C3)具有间隙区域(CL)。磁性素体(M)包含：设置于线圈部(3)的内径区域的磁性树脂层(M1)、设置于线圈部(3)的外侧区域的磁性树脂层(M2)、从轴向覆盖线圈部(3)的磁性树脂层(M3、M4)、以及埋入间隙区域(CL)且与磁性树脂层(M1、M2)相接的磁性树脂层(M5)。在其它导体层(C0～C2)未设置间隙区域(CL)。由此，磁性素体(M)的体积增加，因此，提高磁特性。
-
公开(公告)号：CN110246693A
公开(公告)日：2019-09-17
申请号：CN201910171089.0
申请日：2019-03-07
Applicant: TDK株式会社
Abstract: 本发明提供一种薄膜电容器的制造方法，该薄膜电容器具备将至少一个电介质层夹持于多个电极层中包含的一对电极层的电容部，该制造方法包括：层叠工序，将多个电极层和成为电介质层的电介质膜交替层叠而形成成为电容部的层叠体；第一蚀刻工序，形成层叠体中沿层叠方向延伸的开口，在开口的底面，使层叠于多个电极层中的一个电极层的正上方的电介质膜露出；第二蚀刻工序，在开口的底面使一个电极层露出。在第二蚀刻工序中，一个电极层的蚀刻速率比电介质膜的蚀刻速率低。
-
Patent Agency Ranking
公开(公告)号：CN110024066A
公开(公告)日：2019-07-16
申请号：CN201880004510.2
申请日：2018-02-13
Applicant: TDK株式会社
IPC: H01G4/33
Abstract: 在薄膜电容器(1)中，电极端子层(30)和电容部(10)的电极层(11)通过沿绝缘层(40)的厚度方向贯穿设置的通孔导体(即，第一配线部(43A)和第二配线部(43B))分别连接到电极端子(20A～20C)，由通孔导体(43A、43B)实现沿厚度方向的短电路配线。在薄膜电容器(1)中，旨在实现多个电极端子(20A～20C)的多端子化并实现电路配线的缩短，从而可以获得具有低ESL的薄膜电容器。
-
公开(公告)号：CN114830273B
公开(公告)日：2024-05-28
申请号：CN202080087843.3
申请日：2020-12-04
Applicant: TDK株式会社
Abstract: 本发明的目的在于，在具有电容器的电子零件中，通过缓和电介质膜的应力，防止下部电极与电介质膜的界面的剥离。电子零件(1)包括：设置在基板(2)的主面上、构成下部电极的导体图案(15)；覆盖导体图案(15)的上表面(15t)和侧面(15s)的电介质膜(4)；和隔着电介质膜(4)层叠于导体图案(15)的上表面(15t)、构成上部电极的导体图案(18)。电介质膜(4)除去与基板(2)的主面平行的部分的至少一部分。这样，电介质膜中与基板的主面平行的部分的至少一部分被除去，因此应力因被除去的部分而缓和。由此防止下部电极与电介质膜的界面的剥离。
-
公开(公告)号：CN114830273A
公开(公告)日：2022-07-29
申请号：CN202080087843.3
申请日：2020-12-04
Applicant: TDK株式会社
Abstract: 本发明的目的在于，在具有电容器的电子零件中，通过缓和电介质膜的应力，防止下部电极与电介质膜的界面的剥离。电子零件(1)包括：设置在基板(2)的主面上、构成下部电极的导体图案(15)；覆盖导体图案(15)的上表面(15t)和侧面(15s)的电介质膜(4)；和隔着电介质膜(4)层叠于导体图案(15)的上表面(15t)、构成上部电极的导体图案(18)。电介质膜(4)除去与基板(2)的主面平行的部分的至少一部分。这样，电介质膜中与基板的主面平行的部分的至少一部分被除去，因此应力因被除去的部分而缓和。由此防止下部电极与电介质膜的界面的剥离。
-
公开(公告)号：CN110024066B
公开(公告)日：2022-05-06
申请号：CN201880004510.2
申请日：2018-02-13
Applicant: TDK株式会社
IPC: H01G4/33
Abstract: 在薄膜电容器(1)中，电极端子层(30)和电容部(10)的电极层(11)通过沿绝缘层(40)的厚度方向贯穿设置的通孔导体(即，第一配线部(43A)和第二配线部(43B))分别连接到电极端子(20A～20C)，由通孔导体(43A、43B)实现沿厚度方向的短电路配线。在薄膜电容器(1)中，旨在实现多个电极端子(20A～20C)的多端子化并实现电路配线的缩短，从而可以获得具有低ESL的薄膜电容器。
-
公开(公告)号：CN110246693B
公开(公告)日：2021-06-22
申请号：CN201910171089.0
申请日：2019-03-07
Applicant: TDK株式会社
Abstract: 本发明提供一种薄膜电容器的制造方法，该薄膜电容器具备将至少一个电介质层夹持于多个电极层中包含的一对电极层的电容部，该制造方法包括：层叠工序，将多个电极层和成为电介质层的电介质膜交替层叠而形成成为电容部的层叠体；第一蚀刻工序，形成层叠体中沿层叠方向延伸的开口，在开口的底面，使层叠于多个电极层中的一个电极层的正上方的电介质膜露出；第二蚀刻工序，在开口的底面使一个电极层露出。在第二蚀刻工序中，一个电极层的蚀刻速率比电介质膜的蚀刻速率低。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.021 seconds)
