-
公开(公告)号：CN119166456A
公开(公告)日：2024-12-20
申请号：CN202411204671.X
申请日：2024-08-30
Applicant: 飞腾信息技术有限公司
IPC: G06F11/30 , G06F18/2433
Abstract: 本申请公开一种SerDes监控装置及方法、片上系统，所述装置包括第一选择器、第一存储器、输出模块以及多种类型的信号监测模块，每种信号监测模块包括异常检测电路，第一选择器基于目标通道的筛选信号从SerDes总线的物理层接口获取目标通道的多类监测信号，将第i类监测信号传输至第i类信号监测模块中的异常检测电路，使其判断出第i类监测信号与第i类参考信息不匹配时，将所获得的异常信息存储至第一存储器和发送至输出模块，输出模块输出指示信号至处理器，以使得处理器响应于指示信号执行目标处理。该装置可以增加SerDes总线的PHY与控制器之间的交互观测手段，提高SerDes问题点的定位速度，降低测试成本。
-
公开(公告)号：CN119003412A
公开(公告)日：2024-11-22
申请号：CN202411084659.X
申请日：2024-08-06
Applicant: 飞腾信息技术有限公司
Abstract: 本申请提出一种设备访问控制方法、微处理器架构及计算机设备，所述方法应用于微处理器架构，所述微处理器架构包括应用处理器、输入输出处理器以及至少一个外设控制器；所述输入输出处理器中包括至少一个存储器，所述至少一个存储器中设置有每个外设控制器各自对应的共享存储空间，外设控制器对应的共享存储空间的大小与外设控制器所需的共享存储空间大小相匹配；所述方法包括：所述输入输出处理器在接收到所述应用处理器发送的针对目标外设控制器的访问请求时，通过所述目标外设控制器对应的共享存储空间，将所述访问请求下发至所述目标外设控制器。该方法能够提高主核工作效率和性能，并且能够提高对共享存储资源的利用率。
-
公开(公告)号：CN118445227A
公开(公告)日：2024-08-06
申请号：CN202410512638.7
申请日：2024-04-25
Applicant: 飞腾信息技术有限公司
Abstract: 本申请提出一种存储器访问控制方法、控制器、片上系统和计算机系统，所述方法应用于片上系统，所述片上系统内部包括控制器，所述片上系统外部设置有片外存储器，所述控制器与所述片外存储器通信连接，所述控制器包括多级仲裁器，所述方法包括：在控制器接收到多个请求源各自发起的针对片外存储器的访问请求时，多级仲裁器中的第一级仲裁器从多个请求源各自发起的访问请求中，确定出被优先响应的第一访问请求；多级仲裁器中的第二级仲裁器从第一访问请求中，确定出待下发的第一请求；控制器将所述第一请求发送至片外存储器。上述方案能够避免片上系统访问片外存储器时发生访问阻塞的情况，提高并发请求的处理效率。
-
公开(公告)号：CN118445226A
公开(公告)日：2024-08-06
申请号：CN202410508364.4
申请日：2024-04-25
Applicant: 飞腾信息技术有限公司
Abstract: 本申请提出一种存储器访问控制方法、控制器、片上系统和计算机系统，该方法应用于片上系统，所述片上系统内部设置有控制器，在所述片上系统外部设置有片外存储器，所述方法包括：所述控制器在接收到针对所述片外存储器的访问请求的情况下，基于所述访问请求关联的处理策略，对所述访问请求进行处理；所述访问请求关联的处理策略包括如下策略中的至少一种：拦截第一类型访问请求；拦截针对第一存储空间的第一类型访问请求；通过目标寄存器组下发所述访问请求，所述目标寄存器组为预设的用于下发目标安全级别访问请求的寄存器组，所述访问请求的安全级别为所述目标安全级别。采用上述方案能够进一步提升片外存储器的安全性。
-
公开(公告)号：CN110825667A
公开(公告)日：2020-02-21
申请号：CN201911100654.0
申请日：2019-11-12
Applicant: 天津飞腾信息技术有限公司
IPC: G06F13/12
Abstract: 本发明公开了一种低速IO设备控制器的设计方法和结构，将多个引脚数目接近，接口时序逻辑类似的低速IO设备控制器整合为控制器模块，所述控制器模块只控制一组引脚信息，且同一时刻只有一组控制逻辑对所述引脚的操作有效果，所述控制模块的多个低速IO设备控制器分时复用所述引脚。本发明在逻辑层次实现了芯片引脚的复用，通过设置代码层次的逻辑控制，使得在不同工作模式下，内部使用不同的逻辑来控制对外的引脚，当需要其它功能的时候，通过寄存器配置和可编程逻辑模块的查找表，控制对外输出引脚的时序行为，能在满足多种低速IO设备控制器数量要求下，有效的降低了SoC的引脚数目，最大限度的降低逻辑资源，并提高了使用的灵活性。
-
Patent Agency Ranking
公开(公告)号：CN119166581A
公开(公告)日：2024-12-20
申请号：CN202411084688.6
申请日：2024-08-06
Applicant: 飞腾信息技术有限公司
Abstract: 本申请提出一种微处理器架构及计算机设备，该微处理器架构包括：第一处理器、输入输出处理器以及至少一个外设控制器；所述输入输出处理器中包括至少一个专用的处理器核；所述输入输出处理器中所包含的所述处理器核作为所述第一处理器与所述至少一个外设控制器进行交互时的中间媒介。上述的微处理器架构能够降低处理器与外设之间进行交互时的资源消耗，以及降低处理器的负担。
-
公开(公告)号：CN119003445A
公开(公告)日：2024-11-22
申请号：CN202411073633.5
申请日：2024-08-06
Applicant: 飞腾信息技术有限公司
Abstract: 本申请提供一种微处理器、微处理器中的信息处理方法及电子设备，微处理器包括：第一处理器核；输入输出处理器，与所述第一处理器核连接；所述输入输出处理器中包括寄存器阵列和至少一个第二处理器核；所述寄存器阵列中包括中断状态寄存器；所述中断状态寄存器包括n个中断状态指示位，每一所述中断状态指示位用于表征一种软件功能对应的中断是否需要触发；所述n为大于等于1的正整数。本申请可以实现对于软件功能对应的中断的触发，从而使得软件功能得以正常运行，提高微处理器的可靠性。
-
公开(公告)号：CN118444749A
公开(公告)日：2024-08-06
申请号：CN202410617742.2
申请日：2024-05-17
Applicant: 飞腾信息技术有限公司
Abstract: 本公开提供了一种时钟监测装置、时钟监测方法、处理器架构和计算设备。本公开实施例的时钟监测装置包括：分频模块、第一计数模块、第二计数模块和异常监测模块，分频模块用于对被输入的待测时钟信号进行分频以输出分频时钟信号，第一计数模块用于在预设时长内对被输入的参考时钟信号进行脉冲计数以输出第一计数值，第二计数模块用于在预设时长内对分频时钟信号进行脉冲计数以输出第二计数值，异常监测模块用于依据第一计数值和第二计数值之间的关系是否满足预设条件输出监测结果，监测结果用以指示待测时钟信号是否异常。本公开能够实现多种时钟异常情况的监测同时提升时钟监测的精度。
-
公开(公告)号：CN111159788B
公开(公告)日：2023-04-25
申请号：CN202010001520.X
申请日：2020-01-02
Applicant: 飞腾信息技术有限公司
Abstract: 本发明公开了一种基于MMCSD控制器的安全设备区域访问方法，所述方法包括：主时钟输出主时钟信号给时钟管理单元，同时用户寄存器中存储的分频系数REG、数据驱动点相位控制REG和数据采样点相位控制REG将信号传输给所述时钟管理单元，所述时钟管理单元再收到所有的输入信号后输出卡时钟信号、驱动相位粗调信号及采样相位细调信号，所述驱动相位粗调信号及采样相位细调信号与所述数据驱动点相位控制REG经过输入延时线调整单元及输出延时线调整单元，实现MMCSD的相位区间的粗调与细调，最后通过协议卡内部的TUNING数据块，动态选择最佳驱动采样相位，通过最佳驱动采样相位执行对安全设备区域的访问。
-
公开(公告)号：CN110569211B
公开(公告)日：2022-09-13
申请号：CN201910824744.8
申请日：2019-09-02
Applicant: 飞腾信息技术有限公司
IPC: G06F15/173 , G06F15/78
Abstract: 本发明提供了一种片上系统内部通讯方法，应用于片上系统中的任一主机，包括：在获取信息内容的过程中，当获取到所述信息内容中携带的目标编码时，根据所述目标编码确定所述信息内容的传递路径，并根据所述传递路径将所述信息内容传递给目标机；其中，所述信息内容还包括需传递至所述目标机的数据信息，且在获取信息内容的过程中，先获取到所述目标编码后获取到所述数据信息。本发明的片上系统内部通讯方法通过消息机制实现了复杂系统中，不同主从关系子系统组件的直接通信，提供了灵活的数据传输；同时通过事件机制减少了系统中组件特定事务的通信时间，提高了系统的同步性。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.034 seconds)
