-
公开(公告)号：CN112466368B
公开(公告)日：2021-09-24
申请号：CN202011345682.1
申请日：2020-11-26
申请人： 长江存储科技有限责任公司
摘要： 本发明涉及一种三维存储器及其控制方法，所述三维存储器包括多个存储串，每个所述存储串包括多个存储单元，所述多个存储单元包括第一部分和第二部分，其中所述第一部分的存储单元对应的沟道结构的直径小于所述第二部分的存储单元对应的沟道结构的直径，所述方法包括：在对选中的存储单元进行读操作时，对未选中的存储单元施加导通电压，其中，对所述第一部分中的第一未选中存储单元施加第一导通电压，对所述第二部分中的第二未选中存储单元施加第二导通电压，其中，所述第一导通电压小于所述第二导通电压。该方法降低了沟道结构直径较小的存储单元的读干扰，提高了三维存储器的可靠性。
-
公开(公告)号：CN113168870A
公开(公告)日：2021-07-23
申请号：CN202180000743.7
申请日：2021-03-10
申请人： 长江存储科技有限责任公司
IPC分类号： G11C16/16
摘要： 本公开的实施方式提供了3D存储器器件和用于操作3D存储器器件的方法。在示例中，3D存储器器件包括多个存储器层和在多个存储器层之间的虚设存储器层，以及NAND存储器串，NAND存储器串延伸穿过存储器层和虚设存储器层。NAND存储器串包括源极、漏极以及在与多个存储器层的交叉处并且在源极与漏极之间的多个存储器单元。3D存储器器件还包括外围电路，外围电路被配置为擦除多个存储器单元。为了擦除多个存储器单元，外围电路包括字线驱动电路，字线驱动电路被配置为在虚设存储器层上施加正偏置电压。
-
公开(公告)号：CN112466368A
公开(公告)日：2021-03-09
申请号：CN202011345682.1
申请日：2020-11-26
申请人： 长江存储科技有限责任公司
摘要： 本发明涉及一种三维存储器及其控制方法，所述三维存储器包括多个存储串，每个所述存储串包括多个存储单元，所述多个存储单元包括第一部分和第二部分，其中所述第一部分的存储单元对应的沟道结构的直径小于所述第二部分的存储单元对应的沟道结构的直径，所述方法包括：在对选中的存储单元进行读操作时，对未选中的存储单元施加导通电压，其中，对所述第一部分中的第一未选中存储单元施加第一导通电压，对所述第二部分中的第二未选中存储单元施加第二导通电压，其中，所述第一导通电压小于所述第二导通电压。该方法降低了沟道结构直径较小的存储单元的读干扰，提高了三维存储器的可靠性。
-
公开(公告)号：CN114220471A
公开(公告)日：2022-03-22
申请号：CN202111332455.X
申请日：2021-01-06
申请人： 长江存储科技有限责任公司
摘要： 公开了一种3D存储器件及其读取方法，3D存储器件包括多个存储单元串，每个存储单元串包括多个存储单元，每个存储单元串最顶部存储单元连接至顶部选择管，顶部选择管连接至位线，存储单元串最底部的存储单元连接至底部选择管，读取方法包括：根据编程顺序对一存储单元串的多个存储单元依次进行编程；对一个存储单元进行读取操作时，根据存储单元的编程顺序向存储单元串施加不同的位线电压。本申请根据存储单元的编程顺序调整向存储单元串施加不同的位线电压，先编程的存储单元在读取时采用较大的位线电压，增大存储单元串上的电流，从而减小BPD效应引起的Vt正向漂移及展宽以增加读窗口边距，降低读干扰的影响。
-
公开(公告)号：CN112614531B
公开(公告)日：2021-11-02
申请号：CN202110013950.8
申请日：2021-01-06
申请人： 长江存储科技有限责任公司
摘要： 公开了一种3D存储器件及其读取方法，3D存储器件包括多个存储单元串，每个存储单元串包括多个存储单元，每个存储单元串最顶部存储单元连接至顶部选择管，顶部选择管连接至位线，存储单元串最底部的存储单元连接至底部选择管，读取方法包括：根据编程顺序对一存储单元串的多个存储单元依次进行编程；对一个存储单元进行读取操作时，根据存储单元的编程顺序向存储单元串施加不同的位线电压。本申请根据存储单元的编程顺序调整向存储单元串施加不同的位线电压，先编程的存储单元在读取时采用较大的位线电压，增大存储单元串上的电流，从而减小BPD效应引起的Vt正向漂移及展宽以增加读窗口边距，降低读干扰的影响。
-
公开(公告)号：CN114730602A
公开(公告)日：2022-07-08
申请号：CN202180003110.1
申请日：2021-10-08
申请人： 长江存储科技有限责任公司
IPC分类号： G11C16/04
摘要： 一种三维存储器及其控制方法，所述三维存储器包括沿衬底的垂直方向堆叠的第一堆栈(110)和第二堆栈(120)，第一堆栈(110)和第二堆栈(120)都分别包括多个存储串，每个存储串包括多个存储单元，多个存储单元包括第一部分和第二部分，其中第一部分的存储单元对应的沟道结构的直径小于第二部分的存储单元对应的沟道结构的直径，方法包括：对选中的存储单元进行读操作，选中的存储单元在第一堆栈(110)和/或第二堆栈(120)中；向第一堆栈(110)和第二堆栈(120)中除选中的存储单元之外的未选中的存储单元施加导通电压，第一导通电压小于第二导通电压，其中，向第一部分中的第一未选中存储单元施加第一导通电压，向第二部分中的第二未选中存储单元施加第二导通电压(S410)。
-
公开(公告)号：CN112506443B
公开(公告)日：2022-01-04
申请号：CN202011531516.0
申请日：2020-12-22
申请人： 长江存储科技有限责任公司
IPC分类号： G06F3/06
摘要： 本发明涉及一种三维存储器的读取方法，包括至少一次读取操作，读取操作包括按照低编程态、中编程态以及高编程态进行读取；低编程态包括第一编程态；中编程态包括第二编程态；高编程态包括第三编程态和第七编程态；判断读取操是否为第一次读取操作；当读取操作为第一次读取操作时，读取操作包括在第一编程态之后施加第一脉冲电压。
-
公开(公告)号：CN112614531A
公开(公告)日：2021-04-06
申请号：CN202110013950.8
申请日：2021-01-06
申请人： 长江存储科技有限责任公司
摘要： 公开了一种3D存储器件及其读取方法，3D存储器件包括多个存储单元串，每个存储单元串包括多个存储单元，每个存储单元串最顶部存储单元连接至顶部选择管，顶部选择管连接至位线，存储单元串最底部的存储单元连接至底部选择管，读取方法包括：根据编程顺序对一存储单元串的多个存储单元依次进行编程；对一个存储单元进行读取操作时，根据存储单元的编程顺序向存储单元串施加不同的位线电压。本申请根据存储单元的编程顺序调整向存储单元串施加不同的位线电压，先编程的存储单元在读取时采用较大的位线电压，增大存储单元串上的电流，从而减小BPD效应引起的Vt正向漂移及展宽以增加读窗口边距，降低读干扰的影响。
-
公开(公告)号：CN112506443A
公开(公告)日：2021-03-16
申请号：CN202011531516.0
申请日：2020-12-22
申请人： 长江存储科技有限责任公司
IPC分类号： G06F3/06
摘要： 本发明涉及一种三维存储器的读取方法，包括至少一次读取操作，读取操作包括按照低编程态、中编程态以及高编程态进行读取；低编程态包括第一编程态；中编程态包括第二编程态；高编程态包括第三编程态和第七编程态；判断读取操是否为第一次读取操作；当读取操作为第一次读取操作时，读取操作包括在第一编程态之后施加第一脉冲电压。
-
公开(公告)号：CN113838508B
公开(公告)日：2023-07-28
申请号：CN202111141172.7
申请日：2020-11-26
申请人： 长江存储科技有限责任公司
摘要： 本发明涉及一种三维存储器及其控制方法，所述三维存储器包括沿衬底的垂直方向堆叠的第一堆栈和第二堆栈，第一堆栈和第二堆栈都分别包括多个存储串，每个存储串包括多个存储单元，多个存储单元包括第一部分和第二部分，其中第一部分的存储单元对应的沟道结构的直径小于第二部分的存储单元对应的沟道结构的直径，方法包括：对选中的存储单元进行读操作，选中的存储单元在第一堆栈和/或第二堆栈中；向第一堆栈和第二堆栈中除选中的存储单元之外的未选中的存储单元施加导通电压，第一导通电压小于第二导通电压，其中，向第一部分中的第一未选中存储单元施加第一导通电压，向第二部分中的第二未选中存储单元施加第二导通电压。
-
-
-
-
-
-
-
-
-
搜索结果
13 条记录 (耗时 0.024 秒)
