公开(公告)号：CN110875172B

公开(公告)日：2023-09-15

申请号：CN201811553479.6

申请日：2018-12-19

Applicant: 铠侠股份有限公司

Inventor： 吉水康人 ,  伊藤冬马 ,  矢内有美

IPC: H01L21/02

Abstract: 本发明的实施方式提供一种在半导体基板的湿式处理步骤中能够抑制半导体基板干燥时所产生的图案的塑性变形的基板处理方法及半导体装置的制造方法。根据实施方式，基板处理方法将附着在设置着图案的基板的图案表面的洗净液替换成第1溶剂(13)，将第1溶剂(13)替换成在第2溶剂中添加包含第1物质的溶质而成的溶液(14)，而在图案表面形成包含第1物质的覆膜(15)，将溶液(14)替换成第3溶剂，将第3溶剂干燥去除，使覆膜(15)升华或挥发。

公开(公告)号：CN113314538A

公开(公告)日：2021-08-27

申请号：CN202010824945.0

申请日：2020-08-17

Applicant: 铠侠股份有限公司

Inventor： 矢内有美 ,  吉水康人 ,  石田贵士

IPC: H01L27/11524 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11582

Abstract: 本发明涉及一种半导体存储装置及其制造方法。本实施方式的半导体存储装置包括含有杂质的第1半导体层。积层体在第1半导体层的上方，将绝缘层与导电层交替地积层而构成。半导体主体在积层体的积层方向贯通积层体而到达至第1半导体层，且具有第1半导体层侧的下部区域、及位于下部区域上方的上部区域。电荷蓄积部设置在半导体主体与导电层之间。半导体主体的下部区域的杂质浓度高于该第1半导体层的杂质浓度。

公开(公告)号：CN113314538B

公开(公告)日：2024-07-12

申请号：CN202010824945.0

申请日：2020-08-17

Applicant: 铠侠股份有限公司

Inventor： 矢内有美 ,  吉水康人 ,  石田贵士

IPC: H10B41/35 ,  H10B41/27 ,  H10B43/35 ,  H10B43/27

Abstract: 本发明涉及一种半导体存储装置及其制造方法。本实施方式的半导体存储装置包括含有杂质的第1半导体层。积层体在第1半导体层的上方，将绝缘层与导电层交替地积层而构成。半导体主体在积层体的积层方向贯通积层体而到达至第1半导体层，且具有第1半导体层侧的下部区域、及位于下部区域上方的上部区域。电荷蓄积部设置在半导体主体与导电层之间。半导体主体的下部区域的杂质浓度高于该第1半导体层的杂质浓度。

公开(公告)号：CN116801637A

公开(公告)日：2023-09-22

申请号：CN202210797613.7

申请日：2022-07-06

Applicant: 铠侠股份有限公司

Inventor： 矢内有美 ,  藤田博 ,  小出辰彦

IPC: H10B43/27

Abstract: 本发明涉及一种半导体装置及其制造方法。根据一实施方式，半导体装置的制造方法包括：在第1膜内形成孔，在所述孔内的所述第1膜的侧面形成半导体层。所述方法还包括：在所述半导体层的第1区域的侧面形成第2膜，在所述半导体层的所述第1区域上方的第2区域的侧面形成第3膜，在形成所述第3膜后，去除所述第2膜，而使所述半导体层的所述第1区域的侧面露出。所述方法还包括：在去除所述第2膜后，在所述半导体层的所述第1区域的侧面，形成含有多个第1原子的第4膜，使所述第4膜内的所述第1原子扩散到所述半导体层的所述第1区域内。

公开(公告)号：CN114188392A

公开(公告)日：2022-03-15

申请号：CN202110191771.3

申请日：2021-02-19

Applicant: 铠侠股份有限公司

Inventor： 伊藤冬马 ,  小出辰彦 ,  中岛宽记 ,  矢内有美 ,  杉田智彦 ,  北川白马 ,  守田峻海

IPC: H01L29/06 ,  H01L21/306 ,  H01L27/11524 ,  H01L27/11551 ,  H01L27/1157 ,  H01L27/11578

Abstract: 实施方式的半导体衬底提供一种表面积更大的半导体衬底。半导体衬底具备表面，所述表面具有包含内底面及内壁面的沟槽。内壁面具有凹部，所述凹部具有从沿着所述内壁面的表面的方向到所述沟槽的宽度方向的深度。半导体衬底在内壁面露出。

公开(公告)号：CN214625048U

公开(公告)日：2021-11-05

申请号：CN202120391367.6

申请日：2021-02-19

Applicant: 铠侠股份有限公司

Inventor： 伊藤冬马 ,  小出辰彦 ,  中岛宽记 ,  矢内有美 ,  杉田智彦 ,  北川白马 ,  守田峻海

IPC: H01L29/06 ,  H01L27/11524 ,  H01L27/11551 ,  H01L27/1157 ,  H01L27/11578 ,  H01L21/306

Abstract: 实施方式的半导体衬底提供一种表面积更大的半导体衬底。半导体衬底具备表面，所述表面具有包含内底面及内壁面的沟槽。内壁面具有凹部，所述凹部具有从沿着所述内壁面的表面的方向到所述沟槽的宽度方向的深度。半导体衬底在内壁面露出。另外，实施方式的半导体衬底的所述内壁面具有多个所述凹部，多个所述凹部沿着所述沟槽的深度方向或所述沟槽的内周隔开间隔配置。另外，实施方式的半导体衬底还具备半导体层，所述半导体层设置在所述表面的一部分上，沿着所述内壁面延伸。另外，实施方式的半导体衬底还具备第2表面，所述第2表面设置在所述表面的相反侧，具有至少一个包含第2内壁面的第2沟槽。另外，实施方式的半导体衬底是硅晶圆、碳化硅晶圆、玻璃晶圆、石英晶圆、蓝宝石晶圆或化合物半导体晶圆。