一种用于延迟校准的电流采样电路

    公开(公告)号:CN118425759A

    公开(公告)日:2024-08-02

    申请号:CN202410664820.4

    申请日:2024-05-27

    Abstract: 本申请提供一种用于延迟校准的电流采样电路,该电路包括:栅源驱动模块、开关管、电压采样模块、单刀双掷开关及电流采样模块,栅源驱动模块基于电源电压和脉冲信号产生驱动信号,将驱动信号作用于开关管,对开关管进行通断操作;电压采样模块与开关管相接,对电阻的两端进行电压采样,得到采样电压,电流采样模块接电源电压和单刀双掷开关,基于单刀双掷开关的连接状态选择对应的采样支路对同一回路的开关管的电流进行采样,得到采样电流,可通过多条支路进行电流采样,采样结果可靠性高且采样成本更低,适合广泛使用。

    一种N型MOSFET线性区SOA抗冲击能力的测试系统及方法

    公开(公告)号:CN117783802A

    公开(公告)日:2024-03-29

    申请号:CN202311715497.0

    申请日:2023-12-13

    Abstract: 本发明提供一种N型MOSFET线性区SOA抗冲击能力的测试系统,其包括:第一电源模块用于为控制模块和恒流模块提供工作电压;控制模块用于提供模拟控制信号,并输出模拟控制信号至恒流模块;恒流模块用于对所述模拟控制信号进行处理;开关模块用于根据电压信号控制自身的开启或关闭;测试模块用于连接待测N型MOSFET,并测试待测MOSFET的线性区SOA抗冲击能力;采样模块用于采集自身电压信号;第二电源模块用于根据开关控制信号控制自身的开启或关闭,并接收参数信号,并根据参数信号输出数据信号至所述测试模块;第二电源模块还用于将数据信号实时传输至控制模块。本发明还提供一种N型MOSFET线性区SOA抗冲击能力的测试方法。

    一种功率芯片、功率芯片制作方法及功率因数校正电路

    公开(公告)号:CN117476633A

    公开(公告)日:2024-01-30

    申请号:CN202311391319.7

    申请日:2023-10-24

    Abstract: 本申请提供一种功率芯片、功率芯片制作方法及功率因数校正电路,该功率芯片包括:晶体管和二极管;框架,其包括相互独立的第一基岛和第二基岛,所述晶体管设置于所述第一基岛上,且所述晶体管的源极与所述第一基岛电性连接,所述二极管设置于所述第二基岛上,所述二极管的正端分别连接所述第二基岛和所述晶体管的漏极,所述二极管的负端作为输出端;金属引脚,设置于所述框架的侧方,以引出所述晶体管的栅极和所述输出端;封装体,用于覆盖所述第一基岛、所述第二基岛、所述晶体管以及所述二极管。本申请可有效减少PFC电路中器件的占板面积,提高器件的稳定性。

    一种直流过压浪涌抑制电路及方法

    公开(公告)号:CN117081024A

    公开(公告)日:2023-11-17

    申请号:CN202311280218.2

    申请日:2023-09-28

    Abstract: 本申请提供一种直流过压浪涌抑制电路及方法,该电路包括:直流供电回路,包括第一直流电源,开关及负载,第一直流电源通过开关对负载提供电源电压,采样模块接电源电压并对电源电压进行采样,得到采样电压;通过反馈模块对采样电压进行电压‑电流转换,得到反馈电流,控制模块接反馈模块和开关,根据反馈电流调节开关的控制电压,当电源电压发生浪涌并超过预设电源阈值时,反馈电流增大以提升控制电压,将开关的工作状态由饱和区切换为线性区,以抑制浪涌输出。本申请通过采样模块对电源电压进行实时监控,提高对浪涌的抑制效率,通过切换开关的工作状态控制电源电压对负载的浪涌冲击,不仅降低电路设计的成本,也使得电路的体积得到优化。

    一种用于延迟校准的电流采样电路及其控制方法

    公开(公告)号:CN118483571A

    公开(公告)日:2024-08-13

    申请号:CN202410664812.X

    申请日:2024-05-27

    Abstract: 本申请提供一种用于延迟校准的电流采样电路及其控制方法,该电路包括:电源模块、驱动模块、电压采样模块及电流采样模块,基于电源模块提供电源电压,通过脉冲信号对开关管进行驱动,电压采样模块对电阻进行电压采样,得到采样电压,通过电流采样模块对电流进行采样,得到第一采样电流,并通过匹配电阻和匹配电容将第一采样电流的相位校准至采样电压的相位,因该方案的采样带宽高于传统的一些采样方案,故可以提高采样结果的可靠高且采样成本更低,适合广泛使用。

    一种P型MOSFET线性区SOA抗冲击能力的测试系统及方法

    公开(公告)号:CN117825852A

    公开(公告)日:2024-04-05

    申请号:CN202410014885.4

    申请日:2024-01-04

    Abstract: 本发明提供一种P型MOSFET线性区SOA抗冲击能力的测试系统,其包括:控制模块用于提供第二控制信号,并将第二控制信号传输至运放模块;控制模块用于输出电压信号至第一开关模块;运放模块用于对第二控制信号进行处理;第一开关模块用于根据电压信号控制自身的开启或关闭;第二开关模块用于将处理后的第二控制信号传输给测试模块;测试模块用于连接待测P型MOSFET,并测试待测P型MOSFET的线性区SOA抗冲击能力;采样模块用于采集自身电压信号;第二电源模块用于根据开关控制信号控制自身的打开或关闭,并接收第一数据信号,并根据第一数据信号输出第二数据信号至测试模块。本发明还提供一种P型MOSFET线性区SOA抗冲击能力的测试方法。

Patent Agency Ranking