基于时间步的二值脉冲图的脉冲卷积神经网络硬件加速器

    公开(公告)号:CN113033795A

    公开(公告)日:2021-06-25

    申请号:CN202110332549.0

    申请日:2021-03-29

    Applicant: 重庆大学

    Abstract: 本发明公开了一种基于时间步的二值脉冲图的脉冲卷积神经网络硬件加速器,包括第一特征提取器、第二特征提取器、分类引擎和控制器;第一特征提取器设置在第一层,用于卷积计算、膜电位更新以及池化操作;第二特征提取器设置在第二层,用于卷积计算、膜电位更新以及池化操作,该第二特征提取器的输入端与第一特征提取器的输出端连接;所述分类引擎设置在第三层,用于对目标的分类,其由多个并行设置的全连接单元和一个脉冲计数器组成,分类引擎的输入端与第二特征提取器的输出端连接;所述控制器用于负责控制输入权重,该控制器分别与第一特征提取器、第二特征提取器和分类引擎连接。本发明能够提高网络的仿生性,提高了计算效率,节省了资源消耗。

    基于深度可分离卷积的轻量级神经网络硬件加速器

    公开(公告)号:CN113033794A

    公开(公告)日:2021-06-25

    申请号:CN202110332526.X

    申请日:2021-03-29

    Applicant: 重庆大学

    Abstract: 本发明公开了一种基于深度可分离卷积的轻量级神经网络硬件加速器,包括A路K×K通道卷积处理单元并行阵列、A路1×1点卷积处理单元并行阵列以及用于缓冲卷积神经网络和输入输出特征图的片上存储器;卷积神经网络是将神经网络MobileNet采用量化感知训练方法压缩所得的轻量级神经网络;A路K×K通道卷积处理单元并行阵列、多路1×1点卷积处理单元并行阵列部署在像素级流水线中;每个K×K通道卷积处理单元包括1个乘法器、1个加法器和1个激活函数计算单元;每个1×1点卷积处理单元包括多路选择器、1个两级加法器树和1个累加器。本发明解决了以往加速器在推理过程产生高能耗片外访存问题,同时节省了资源并提高了处理性能。

    基于时间步的二值脉冲图的脉冲卷积神经网络硬件加速器

    公开(公告)号:CN113033795B

    公开(公告)日:2022-10-14

    申请号:CN202110332549.0

    申请日:2021-03-29

    Applicant: 重庆大学

    Abstract: 本发明公开了一种基于时间步的二值脉冲图的脉冲卷积神经网络硬件加速器,包括第一特征提取器、第二特征提取器、分类引擎和控制器;第一特征提取器设置在第一层,用于卷积计算、膜电位更新以及池化操作;第二特征提取器设置在第二层,用于卷积计算、膜电位更新以及池化操作,该第二特征提取器的输入端与第一特征提取器的输出端连接;所述分类引擎设置在第三层,用于对目标的分类,其由多个并行设置的全连接单元和一个脉冲计数器组成,分类引擎的输入端与第二特征提取器的输出端连接;所述控制器用于负责控制输入权重,该控制器分别与第一特征提取器、第二特征提取器和分类引擎连接。本发明能够提高网络的仿生性,提高了计算效率,节省了资源消耗。

    基于深度可分离卷积的轻量级神经网络硬件加速器

    公开(公告)号:CN113033794B

    公开(公告)日:2023-02-28

    申请号:CN202110332526.X

    申请日:2021-03-29

    Applicant: 重庆大学

    Abstract: 本发明公开了一种基于深度可分离卷积的轻量级神经网络硬件加速器,包括A路K×K通道卷积处理单元并行阵列、A路1×1点卷积处理单元并行阵列以及用于缓冲卷积神经网络和输入输出特征图的片上存储器;卷积神经网络是将神经网络MobileNet采用量化感知训练方法压缩所得的轻量级神经网络;A路K×K通道卷积处理单元并行阵列、多路1×1点卷积处理单元并行阵列部署在像素级流水线中;每个K×K通道卷积处理单元包括1个乘法器、1个加法器和1个激活函数计算单元;每个1×1点卷积处理单元包括多路选择器、1个两级加法器树和1个累加器。本发明解决了以往加速器在推理过程产生高能耗片外访存问题,同时节省了资源并提高了处理性能。

Patent Agency Ranking