-
公开(公告)号：CN113656345B
公开(公告)日：2024-04-12
申请号：CN202111033167.4
申请日：2021-09-03
申请人： 西安紫光国芯半导体有限公司
IPC分类号： G06F15/78 , G11C11/401
摘要： 本申请公开一种计算器件、计算系统及计算方法，计算器件包括：数据存储芯片组件，包括至少一层数据存储芯片；动态重构存储芯片组件，包括至少一层动态重构存储芯片，所述动态重构存储芯片包括多个动态重构存储阵列；可重构计算芯片组件，包括至少一层瞬时重构计算芯片和至少一层瞬时重构芯片，所述瞬时重构计算芯片包括多个瞬时重构计算阵列，所述瞬时重构芯片包括多个瞬时重构阵列。能够改善现有计算器件的存储访问结构，避免数据在数据存储阵列中的频繁搬移，降低全局内部存储访问开销，提高计算效率，降低计算功耗。
-
公开(公告)号：CN115567534A
公开(公告)日：2023-01-03
申请号：CN202110751147.4
申请日：2021-07-02
申请人： 西安紫光国芯半导体有限公司
发明人： 刘琦
IPC分类号： H04L67/1004 , G06F15/78
摘要： 本申请公开了一种片上网络及数据传输方法。该片上网络包括：多个普通节点，形成二维网络，普通节点位于二维网络中网格线的相交处，普通节点用于数据转发；多个负载节点，设置在二维网络中网格线上或者网格线的延长线上，用于与接入的负载进行数据交互。通过这种方式，能够提高片上网络中负载节点接入的负载的均匀性，进而提高片上网络传输效率，提升芯片的整体性能。
-
公开(公告)号：CN115563050A
公开(公告)日：2023-01-03
申请号：CN202110751145.5
申请日：2021-07-02
申请人： 西安紫光国芯半导体有限公司
IPC分类号： G06F15/16 , G06F15/173 , G06F15/78
摘要： 本申请公开了众核计算芯片及数据访问方法，该众核计算芯片包括：多个单核系统，多个单核系统中的一个单核系统设为第一系统，多个单核系统中的其他单核系统设为第二系统，第一系统控制第二系统执行程序指令；片上网络，连接多个单核系统，以实现多个单核系统之间的数据通信。本申请通过将多个单核系统集成于一众核计算芯片，并将其中一个单核系统设为第一系统，将其他的单核系统设为第二系统，由第一系统配合片上网络控制第二系统执行程序指令，第一系统以相同的数据访问方式对第二系统进行读写操作，提高众核计算芯片的数据存储和传输效率，增强众核计算芯片的性能。
-
公开(公告)号：CN113793849A
公开(公告)日：2021-12-14
申请号：CN202111026981.3
申请日：2021-09-02
申请人： 西安紫光国芯半导体有限公司
IPC分类号： H01L27/108 , H01L27/118
摘要： 本申请提供一种集成芯片及其制备方法。该集成芯片包括可编程门阵列单元，集成有第一键合区域和与第一键合区域连接的可编程门阵列；第一动态存储阵列单元集成有第二键合区域和与第二键合区域连接的第一动态存储阵列；可编程门阵列单元和第一动态存储阵列单元通过第一键合区域和第二键合区域层叠键合，可编程门阵列通过第一键合区域和第二键合区域连接第一动态存储阵列单元；测试模块集成于可编程门阵列单元或第一动态存储阵列单元，并连接可编程门阵列或第一动态存储阵列，用于对第一动态存储阵列进行测试、修复。该集成芯片不仅具有逻辑可编程的能力，且有效增加了互连数量；同时可为逻辑部分提供高带宽、高能效比、低延时的大容量存储访问。
-
公开(公告)号：CN113360323A
公开(公告)日：2021-09-07
申请号：CN202110752151.2
申请日：2021-07-02
申请人： 西安紫光国芯半导体有限公司
IPC分类号： G06F11/14
摘要： 本发明涉及众核芯片技术领域，具体涉及一种众核计算电路、堆叠芯片和容错控制方法。该众核计算电路包括：运算单元模组，包括至少一个实例运算单元和至少一个备份运算单元；存储单元模组，包括至少一个实例存储单元和至少一个备份存储单元；片上总线模组，包括至少一组数据通道；其中，每组数据通道均包括对应设置的实例通道和备份通道；运算单元模组中的每个运算单元均通过片上总线模组中对应的数据通道分别连接存储单元模组中的每个存储单元。本发明能够独立实现运算单元、存储单元和数据通道的失效修复，提高了运算单元与存储单元之间的读写访问的可靠性，从而提高了众核芯片结构的出片良率。
-
公开(公告)号：CN114510899A
公开(公告)日：2022-05-17
申请号：CN202210175248.6
申请日：2022-02-24
申请人： 西安紫光国芯半导体有限公司
IPC分类号： G06F30/392 , G06F30/394 , G06F115/06
摘要： 本发明涉及一种芯片布线方法、芯片布线装置、电子设备及存储介质，芯片布线方法包括基于初始布线状态报告中走线的布线参数，调整相邻走线之间的布线间距，生成预测布线状态报告；布线参数包括布线密度、走线类型和对应的经验缺陷尺寸分布中至少一种；基于预测布线状态报告对芯片进行布线设计。本发明解决了现有技术无法很好控制芯片缺陷引起芯片失效概率高的技术问题，本发明通过后端物理实现的方法来减少缺陷defect落在芯片走线上或是走线之间引起芯片失效的概率。
-
公开(公告)号：CN114141288A
公开(公告)日：2022-03-04
申请号：CN202111396752.0
申请日：2021-11-23
申请人： 西安紫光国芯半导体有限公司
IPC分类号： G11C11/406
摘要： 本申请涉及半导体存储器技术领域，尤其是涉及一种存储单元的刷新方法、控制电路、存储芯片以及堆叠芯片。其中，存储单元的刷新方法，包括：获取读写操作频率；基于所述读写操作频率调整存储单元的刷新频率。其能够在保证DRAM本身对刷新频率的要求下，动态调整刷新频率，提高读写操作效率。
-
公开(公告)号：CN113705142A
公开(公告)日：2021-11-26
申请号：CN202111033159.X
申请日：2021-09-03
申请人： 西安紫光国芯半导体有限公司
IPC分类号： G06F30/34 , G06F9/30 , G06F115/10
摘要： 本申请公开一种三维芯片、计算系统及计算方法，三维芯片包括：数据存储阵列芯片组件，包括至少一层数据存储阵列芯片，数据存储阵列芯片包括多个数据存储阵列；动态重构存储阵列芯片组件，包括至少一层动态重构存储阵列芯片，动态重构存储阵列芯片包括多个动态重构存储阵列；可重构计算阵列芯片组件，包括至少一层可重构计算阵列芯片，可重构计算阵列芯片包括多个可重构计算阵列。能够改善现有三维芯片的存储访问结构，使得在相同存储阵列中继承已完成的计算的结果数据，降低甚至避免数据在存储阵列中的搬移，降低全局内部存储访问开销，解决计算效率随着计算流水线越长，增大全局内部存储访问的开销，导致计算效率降低的问题，降低计算功耗。
-
公开(公告)号：CN113656345A
公开(公告)日：2021-11-16
申请号：CN202111033167.4
申请日：2021-09-03
申请人： 西安紫光国芯半导体有限公司
IPC分类号： G06F15/78 , G11C11/401
摘要： 本申请公开一种计算器件、计算系统及计算方法，计算器件包括：数据存储芯片组件，包括至少一层数据存储芯片；动态重构存储芯片组件，包括至少一层动态重构存储芯片，所述动态重构存储芯片包括多个动态重构存储阵列；可重构计算芯片组件，包括至少一层瞬时重构计算芯片和至少一层瞬时重构芯片，所述瞬时重构计算芯片包括多个瞬时重构计算阵列，所述瞬时重构芯片包括多个瞬时重构阵列。能够改善现有计算器件的存储访问结构，避免数据在数据存储阵列中的频繁搬移，降低全局内部存储访问开销，提高计算效率，降低计算功耗。
-
公开(公告)号：CN115985886A
公开(公告)日：2023-04-18
申请号：CN202111202245.9
申请日：2021-10-15
申请人： 西安紫光国芯半导体有限公司
IPC分类号： H01L23/538 , H01L27/118
摘要： 本申请公开一种三维芯片，涉及芯片技术领域，能够实现芯片单元上电路之间的灵活连接，提高三维芯片的集成度以及增加电路结构的集成种类。三维芯片，包括：至少两层芯片单元，所述芯片单元上设置有连接点；3D互连结构，所述3D互连结构包括导电连接部，相邻的两层所述芯片单元上的所述连接点通过所述导电连接部连接，至少一个所述芯片单元的同一表面上的至少两个所述连接点通过所述导电连接部连接。
-
-
-
-
-
-
-
-
-
搜索结果
21 条记录 (耗时 0.046 秒)
