-
公开(公告)号：CN114499525A
公开(公告)日：2022-05-13
申请号：CN202111566914.0
申请日：2021-12-20
Applicant: 西安电子科技大学重庆集成电路创新研究院
IPC: H03M1/12
Abstract: 本发明公开了一种用于UWB系统的高速采样缓冲器电路，包括驱动模块、栅压自举开关模块和采样模块，其中，驱动模块用于输入待采样差分信号并降低待采样差分信号的输出阻抗，以提高后续对栅压自举开关模块和采样模块的驱动能力；栅压自举开关模块用于控制采样开关的打开和闭合，控制采样开关的栅压变化跟踪在驱动模块的输出差分信号的变化并使采样开关的栅源电压在输出差分信号变化的过程中保持恒定；采样模块用于在采样开关打开时对待采样差分信号进行采样，以获得采样信号。该缓冲器电路由驱动模块、栅压自举开关模块和采样模块，驱动模块由高线性度的共漏极放大器构成，提高了采样电路的线性度，采样模块与驱动模块采用电荷翻转型结构实现采样。
-
公开(公告)号：CN114095014A
公开(公告)日：2022-02-25
申请号：CN202111194282.X
申请日：2021-10-13
Applicant: 西安电子科技大学重庆集成电路创新研究院
IPC: H03K19/0948 , H03K19/017 , H02H3/08
Abstract: 本发明公开了一种4‑8通道高速CMOS驱动芯片，包括：单通道驱动电路、保护电路和输出电路，单通道驱动电路用于将输入的数字信号转换为第一预设电压，保护电路用于在过温或过流时关断CMOS驱动芯片，输出电路用于提高CMOS驱动芯片的输出电压范围；单通道驱动电路中，三态控制模块用于控制输出电路切换不同工作模式，电源电压检测模块用于在检测到第一预设电压VS‑从零开始减小至预设阈值时，控制电平转换器切换至高/低电平输入模式，电平转换器用于将输入的数字信号平移至第二预设电压，并转化为具有固定上升下降沿延迟的输出信号。该驱动芯片能够提高开关速度和驱动能力，使动态开关损耗降至最低，并保证芯片的正常工作。
-
公开(公告)号：CN113760792A
公开(公告)日：2021-12-07
申请号：CN202111058579.3
申请日：2021-09-10
Applicant: 西安电子科技大学重庆集成电路创新研究院
Abstract: 本申请涉及基于FPGA的图像存取的AXI4总线控制电路及其数据传输方法，具体而言，涉及数字电路设计领域。本申请提供的基于FPGA的图像存取的AXI4总线控制电路；当需要对视频数据进行写入或者读取的时候，SoC中的ARM处理器可以发送使能信号来使能AXI读控制状态机、AXI写控制状态机，以此开始读操作或者写操作，也可以接收读写操作的中断信号；写操作是将连续的帧视频数据在写控制状态机和写状态机的操作下，采用AXI4的总线协议将数据写至采用AXI4接口的DDR3控制器中，读操作是将采用AXI4接口的DDR3控制器端的视频数据利用AXI读状态机、AXI读控制状态机将数据写入到读FIFO；读写操作均采用双状态机控制，即在读或写过程中，通过两个状态机相互配合完成AXI4端口的读或写的操作。
-
公开(公告)号：CN114567337B
公开(公告)日：2024-07-02
申请号：CN202210044786.1
申请日：2022-01-14
Applicant: 西安电子科技大学重庆集成电路创新研究院
IPC: H04B1/04
Abstract: 本发明公开了一种基于FPGA的超宽带发射机，包括依次连接的FPGA模块、SERDES发射端、UWB发射模块和天线，其中，FPGA模块用于产生并行超宽带脉冲数据；SERDES发射端用于将并行超宽带脉冲数据转换为串行超宽带脉冲信号；UWB发射模块用于对串行超宽带脉冲信号进行功率放大；天线用于对功率放大后的串行超宽带脉冲信号进行发射；FPGA模块还用于在初始化阶段对所产生的并行超宽带脉冲数据的脉宽和频率进行配置，并对SERDES发射端和UWB发射模块进行电路配置。本发明通过FPGA模块产生超宽带脉冲信号并配置脉冲信号频率和脉冲宽度，随后通过SERDES发射端直接传输脉冲信号至UWB发射芯片，省略了UWB发射芯片片内的脉冲产生电路，节省了发射机芯片的面积和功耗。
-
公开(公告)号：CN117240275A
公开(公告)日：2023-12-15
申请号：CN202311200207.9
申请日：2023-09-15
Applicant: 西安电子科技大学重庆集成电路创新研究院
IPC: H03K17/687 , H03K17/16
Abstract: 本发明公开了一种运用非线性电容补偿的栅压自举开关，包括：栅压自举单元、MOS采样开关管和非线性电容补偿电路；通过引入非线性电容补偿电路，对栅压自举单元和MOS采样开关管中产生的寄生电容CP所带来的非线性误差进行补偿。本发明实施例通过选取非线性电容补偿电路中器件的参数，使得各阶补偿系数与各阶对应的电容与输入电压的比例系数相等，实现对应项的消除，使得寄生电容CP所带来的非线性误差能够得到消除。
-
Patent Agency Ranking
公开(公告)号：CN117033292A
公开(公告)日：2023-11-10
申请号：CN202310974328.2
申请日：2023-08-03
Applicant: 西安电子科技大学重庆集成电路创新研究院
Abstract: 本发明公开了一种基于APB总线控制的I2C中断方法，包括：配置主机和从机中的相关寄存器；I2C主机模块经主机处理器在I2C总线上产生开始信号并产生事件中断，对I2C主机模块寄存器进行读写操作后清除中断；I2C主机模块发送地址数据至I2C总线，从机应答后产生事件中断，随后对I2C主机模块寄存器进行读写操作后清除中断；根据I2C主机模块的接收模式或发送模式，I2C主机模块进行字节的接收或发送；当字节接收或发送完成后，I2C主机模块在I2C总线上产生停止信号，结束整个通讯过程。本发明中将I2C模块各个通讯结点都设置成中断触发项，能够更好地保证传输的准确性，减小可能出现数据的丢失和重复发送的错误率，同时可以减少I2C模块寄存器的数量，方便操作。
-
公开(公告)号：CN114035641B
公开(公告)日：2023-05-09
申请号：CN202111296272.7
申请日：2021-11-03
Applicant: 西安电子科技大学重庆集成电路创新研究院
IPC: G05F1/567
Abstract: 本发明公开了一种具有高性能的带隙基准电路，所述电路包括：带隙核心电路、多级运放闭环电路、基极电流补偿电路、Trim电路以及自偏置电流源电路；其中，所述自偏置电流源电路，用于根据启动电流输出偏置电流，以控制所述多级运放闭环电路进入工作状态；所述多级运放闭环电路，用于控制带隙核心电路产生参考电压；所述基极电流补偿电路用于向所述带隙核心电路输出补偿电流；所述基极电流补偿电路和所述Trim电路，用于调整所述参考电压等于目标电压，以得到最终电压。本发明能够在工艺、电压、温度变化等环境中保证电路的稳定性。
-
公开(公告)号：CN113655841B
公开(公告)日：2023-03-07
申请号：CN202110950115.7
申请日：2021-08-18
Applicant: 西安电子科技大学重庆集成电路创新研究院
IPC: G05F1/567
Abstract: 本发明提供一种带隙基准电压电路，包括：非线性电流产生单元：产生非线性电流；基准电压产生单元：将非线性电流产生单元生成非线性电流转化为基准电压；零温度系数电流产生单元：将基准电压转化为零温度系数的电流后输出给非线性电流产生单元，进行电流补偿。本发明的好处是：在传统结构基础上的改进，结构简单容易实现，成本低可靠性高。经过补偿后得到的带隙基准电压的温度系数很小，能够满足更多的应用场合，可被广泛用于对精度有极高要求的电路模块或系统中，如高精度ADC，高精度传感器，电池监测管理芯片等。
-
公开(公告)号：CN114567337A
公开(公告)日：2022-05-31
申请号：CN202210044786.1
申请日：2022-01-14
Applicant: 西安电子科技大学重庆集成电路创新研究院
IPC: H04B1/04
Abstract: 本发明公开了一种基于FPGA的超宽带发射机，包括依次连接的FPGA模块、SERDES发射端、UWB发射模块和天线，其中，FPGA模块用于产生并行超宽带脉冲数据；SERDES发射端用于将并行超宽带脉冲数据转换为串行超宽带脉冲信号；UWB发射模块用于对串行超宽带脉冲信号进行功率放大；天线用于对功率放大后的串行超宽带脉冲信号进行发射；FPGA模块还用于在初始化阶段对所产生的并行超宽带脉冲数据的脉宽和频率进行配置，并对SERDES发射端和UWB发射模块进行电路配置。本发明通过FPGA模块产生超宽带脉冲信号并配置脉冲信号频率和脉冲宽度，随后通过SERDES发射端直接传输脉冲信号至UWB发射芯片，省略了UWB发射芯片片内的脉冲产生电路，节省了发射机芯片的面积和功耗。
-
公开(公告)号：CN117240234A
公开(公告)日：2023-12-15
申请号：CN202311258617.9
申请日：2023-09-26
Applicant: 西安电子科技大学重庆集成电路创新研究院
Abstract: 本发明公开了一种宽带高增益的运算放大器，包括：共源共栅运算放大器电路、n型辅助运算放大器电路、p型辅助运算放大器电路、正反馈增益提高电路和共模反馈电路；其中，共模反馈电路包括：开关电容共模反馈子电路和连续型共模反馈子电路。本发明采用正反馈增益提高电路提高了电路中运算放大器的增益；利用开关电容共模反馈子电路和连续型共模反馈子电路相结合的方式使运算放大器具有更好的稳定性。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.041 seconds)
