基于FPGA的图像存取的AXI4总线控制电路及其数据传输方法

    公开(公告)号:CN113760792B

    公开(公告)日:2024-08-20

    申请号:CN202111058579.3

    申请日:2021-09-10

    Abstract: 本申请涉及基于FPGA的图像存取的AXI4总线控制电路及其数据传输方法,具体而言,涉及数字电路设计领域。本申请提供的基于FPGA的图像存取的AXI4总线控制电路;当需要对视频数据进行写入或者读取的时候,SoC中的ARM处理器可以发送使能信号来使能AXI读控制状态机、AXI写控制状态机,以此开始读操作或者写操作,也可以接收读写操作的中断信号;写操作是将连续的帧视频数据在写控制状态机和写状态机的操作下,采用AXI4的总线协议将数据写至采用AXI4接口的DDR3控制器中,读操作是将采用AXI4接口的DDR3控制器端的视频数据利用AXI读状态机、AXI读控制状态机将数据写入到读FIFO;读写操作均采用双状态机控制,即在读或写过程中,通过两个状态机相互配合完成AXI4端口的读或写的操作。

    一种高速混合式噪声整形逐次逼近模数转换器

    公开(公告)号:CN117176153A

    公开(公告)日:2023-12-05

    申请号:CN202310969767.4

    申请日:2023-08-02

    Abstract: 本发明公开了一种高速混合式噪声整形逐次逼近模数转换器,包括:采样开关Φs1、采样开关Φs2、Flash ADC_1、级间增益模块1、Flash ADC_2、级间增益模块2、Flash ADC_3、DAC电容阵列和无源滤波模块。本发明将Flash ADC、Pipeline ADC的设计思想融入于SAR ADC的混合式模数转换器,兼具了各种模数转换器的优点,本发明还将噪声整形技术引入到了高速混合式模数转换器中,可在满足高速的要求下,达到高精度的分辨率,同时只需要较低的过采样率,使得输入信号的带宽范围大幅度拓宽。

    基于FPGA的图像存取的AXI4总线控制电路及其数据传输方法

    公开(公告)号:CN113760792A

    公开(公告)日:2021-12-07

    申请号:CN202111058579.3

    申请日:2021-09-10

    Abstract: 本申请涉及基于FPGA的图像存取的AXI4总线控制电路及其数据传输方法,具体而言,涉及数字电路设计领域。本申请提供的基于FPGA的图像存取的AXI4总线控制电路;当需要对视频数据进行写入或者读取的时候,SoC中的ARM处理器可以发送使能信号来使能AXI读控制状态机、AXI写控制状态机,以此开始读操作或者写操作,也可以接收读写操作的中断信号;写操作是将连续的帧视频数据在写控制状态机和写状态机的操作下,采用AXI4的总线协议将数据写至采用AXI4接口的DDR3控制器中,读操作是将采用AXI4接口的DDR3控制器端的视频数据利用AXI读状态机、AXI读控制状态机将数据写入到读FIFO;读写操作均采用双状态机控制,即在读或写过程中,通过两个状态机相互配合完成AXI4端口的读或写的操作。

    一种用于流水线ADC的高速高线性度栅压自举开关

    公开(公告)号:CN113206659B

    公开(公告)日:2022-05-10

    申请号:CN202110514486.0

    申请日:2021-05-10

    Abstract: 本发明公开了一种用于流水线ADC的高速高线性度栅压自举开关,其包括场效应管M1,场效应管M1的漏极为栅压自举开关的输出端,场效应管M1的栅极分别连接场效应管M3的栅极、场效应管M2的栅极、场效应管M5的栅极、场效应管M6的漏极和场效应管M8的漏极;场效应管M1的源极分别连接场效应管M3的漏极和场效应管M2的漏极并作为栅压自举开关的输入端;场效应管M1的衬底分别连接场效应管M4的漏极和场效应管M3的源极。本发明可有效提高栅压自举开关主开关管导通电阻与输入信号的非相关性,同时采用晶体管二极管接法单电荷泵提高自举电容充放电速度,从而整体上提高了栅压自举开关的线性度和速度。

    一种用于流水线ADC的高速高线性度栅压自举开关

    公开(公告)号:CN113206659A

    公开(公告)日:2021-08-03

    申请号:CN202110514486.0

    申请日:2021-05-10

    Abstract: 本发明公开了一种用于流水线ADC的高速高线性度栅压自举开关,其包括场效应管M1,场效应管M1的漏极为栅压自举开关的输出端,场效应管M1的栅极分别连接场效应管M3的栅极、场效应管M2的栅极、场效应管M5的栅极、场效应管M6的漏极和场效应管M8的漏极;场效应管M1的源极分别连接场效应管M3的漏极和场效应管M2的漏极并作为栅压自举开关的输入端;场效应管M1的衬底分别连接场效应管M4的漏极和场效应管M3的源极。本发明可有效提高栅压自举开关主开关管导通电阻与输入信号的非相关性,同时采用晶体管二极管接法单电荷泵提高自举电容充放电速度,从而整体上提高了栅压自举开关的线性度和速度。

Patent Agency Ranking